第六章异步肘序逻辑电路 第 章 异步时序逻辑电路
第六章 异步时序逻辑电路 第 六 章 异 步 时 序 逻 辑 电 路
第六章异步肘序逻辑电路 异步时序逻辑电路中没有统一的时钟脉冲信号,电路状 态的改变是外部输入信号变化直接作用的结果 根据电路结构和输入信号形式的不同,异步时序逻辑电 路可分为脉冲异步时序逻辑电路和电平异步时序逻辑电路两 种类型。 两类电路均有 Mealy型和 Moore型两种结构模型
第六章 异步时序逻辑电路 异步时序逻辑电路中没有统一的时钟脉冲信号，电路状 态的改变是外部输入信号变化直接作用的结果。 根据电路结构和输入信号形式的不同，异步时序逻辑电 路可分为脉冲异步时序逻辑电路和电平异步时序逻辑电路两 种类型。 两类电路均有Mealy型和Moore型两种结构模型
第六章异步肘序逻辑电路 6.1脉冲异步时序逻辑电路 611概述 、结构 脉冲异步时序电路的一般结构如下图所示 Xn 组合电路 图中,存储电 触发器 路可由时钟控制触 发器或非时钟控制 触发器k 触发器组成 存储电路
第六章 异步时序逻辑电路 6.1.1 概 述 一、结 构 脉冲异步时序电路的一般结构如下图所示。 图中，存储电 路可由时钟控制触 发器或非时钟控制 触发器组成。 6.1 脉冲异步时序逻辑电路
第六章异步肘序逻辑电路 二、输入信号的形式与约束 1输入信号为脉冲信号; 2输入脉冲的宽度必须保证触发器可靠翻转; 3输入脉冲的间隔必须保证前一个脉冲引起的电路响 应完全结束后,后一个脉冲才能到来; 4不允许两个或两个以上输入端同时出现脉冲。 对n个输入端的电路,其一位输入只允许出现n+1种取 值组合,其中有效输入种取值组合为n种
第六章 异步时序逻辑电路 二、输入信号的形式与约束 1.输入信号为脉冲信号; 2.输入脉冲的宽度必须保证触发器可靠翻转; 3.输入脉冲的间隔必须保证前一个脉冲引起的电路响 应完全结束后，后一个脉冲才能到来; 4.不允许两个或两个以上输入端同时出现脉冲。 对n个输入端的电路，其一位输入只允许出现n+1种取 值组合，其中有效输入种取值组合为n种
第六章异步肘序逻辑电路 、输出信号的形式 脉冲异步时序逻辑电路的输出信号可以是 脉冲信号也可以是电平信号
第六章 异步时序逻辑电路 三、输出信号的形式 脉冲异步时序逻辑电路的输出信号可以是 脉冲信号也可以是电平信号
第六章异步肘序逻辑电路 612脉冲异步时序逻辑电路的分析 分析方法与步骤 分析方法 脉冲异步时序逻辑电路的分析方法与冋步时序逻辑电路大 致相同 注意两点: (1)当存储元件采用时钟控制触发器时,对触发器的时钟控制 端应作为激励函数处理。 仅当时钟端有脉冲作用时,才根据触发器的输入确定状态转 移方向,否则,触发器状态不变。 (2)根据对输入的约束,分析时可以排除两个或两个以上输入 端同时出现脉冲以及输入端无脉冲出现情况,从而使图、表简化
第六章 异步时序逻辑电路 6.1.2 脉冲异步时序逻辑电路的分析 一、分析方法与步骤 1. 分析方法 脉冲异步时序逻辑电路的分析方法与同步时序逻辑电路大 致相同。 注意两点： ⑴当存储元件采用时钟控制触发器时，对触发器的时钟控制 端应作为激励函数处理。 仅当时钟端有脉冲作用时，才根据触发器的输入确定状态转 移方向，否则，触发器状态不变。 ⑵根据对输入的约束，分析时可以排除两个或两个以上输入 端同时出现脉冲以及输入端无脉冲出现情况，从而使图、表简化
第六章异步肘序逻辑电路 2.分析步骤 (1)写出电路的输出函数和激励函数表达式; (2)列出电路次态真值表或次态方程组; (3)作出状态表和状态图 (4)用文字描述电路的逻辑功能(必要时画出时间图)
第六章 异步时序逻辑电路 (4) 用文字描述电路的逻辑功能（必要时画出时间图）。 2. 分析步骤 (1) 写出电路的输出函数和激励函数表达式； (2) 列出电路次态真值表或次态方程组； (3) 作出状态表和状态图；
第六章异步肘序逻辑电路 、分析举例 例分析下图所示脉冲异步时序逻辑电路,指出该电路 功能。 Z y1 K1AJ1
第六章 异步时序逻辑电路 二、 分析举例 例 分析下图所示脉冲异步时序逻辑电路，指出该电路 功能。 &
第六章异步肘序逻辑电路 Z 解:该电路由两个JK y1 触发器和一个与门组成, 有一个输入端x和一个输 出端Z,输出是输入和状 态的函数,属于 Mealy型 脉冲异步时序电路 (1)写出输出函数和激励函数表达式 J,=K,=1 2=y J1=K1=1 C
第六章 异步时序逻辑电路 ⑴ 写出输出函数和激励函数表达式 解:该电路由两个J-K 触发器和一个与门组成， 有一个输入端x和一个输 出端Z，输出是输入和状 态的函数，属于Mealy型 脉冲异步时序电路。 & Z = xy2y1 J2 = K2 =1 ； C2 = y1 J1 = K1 =1 ； C1 = x
第六章异步肘序逻辑电路 (2)列出电路次态真值表 J-K触发器的状态转移发生在时钟端脉冲负跳变的瞬间, 为了强调在触发器时钟端C1C2何时有负跳变产生,在次态 真值表中用“↓”表示下跳。仅当时钟端有“↓”出现时,相 应触发器状态才能发生变化,否则状态不变。 输入现态激励函数 次态 JK O(n+D) y2y1J2 K2 C2J,K, C, y2 n+Dy(m+1) 00Q 01|0 0111↓11410 11111↓11↓ 00
第六章 异步时序逻辑电路 ⑵ 列出电路次态真值表 J-K触发器的状态转移发生在时钟端脉冲负跳变的瞬间， 为了强调在触发器时钟端 C1、C2何时有负跳变产生，在次态 真值表中用“↓”表示下跳。仅当时钟端有“↓” 出现时，相 应触发器状态才能发生变化，否则状态不变。 J K Q(n+1) 0 0 0 1 1 0 1 1 Q 0 1