广州铁路职业技术学院：《模拟电子技术》期末试卷(A)卷三.doc_大学文库

2005—2006 学年第一学期应用电子专业 04 级电子技术课期末试卷（A）卷第 1 页共 3 页班级学号姓名．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．装订线．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．一、选择题（每题 2 分，共 20 分）。 1．以下逻辑式中，不正确的是（）。 A、 A + AB = A + B B、 AA = A C、 AB + AB + AB = A + B D、AA=A2 2．反函数 Y = A+ BC ，则原函数 Y=（）。 A、Y = A(B + C) B、Y = AB +C C、Y = A(B + C) D、Y = (A + B)(A + C) 3．图 1 卡诺图中， Y = D 的是图（）。 4．图 2 二极管门电路输出逻辑表达式 Y=（）。 A、A+B B、AB C、 A + B D、A-B 1 2 3 4 5 6 A B C D 1 2 3 4 5 6 D C B A Title Size Number Revision B Date: 4-Dec-2005 Sheet of File: C:\PROGRAM FILES\DESIGN EXPLORER 99 SE\EXAMPLES\MyDesign1.ddb Drawn By: D1 D2 R ＋VCC A B Y 图2 1 2 3 4 5 6 A B C D 1 2 3 4 5 6 D C B A Title Size Number Revision B Date: 4-Dec-2005 Sheet of File: C:\PROGRAM FILES\DESIGN EXPLORER 99 SE\EXAMPLES\MyDesign1.ddb Drawn By: A ≥1 Y A & Y A =1 Y A ≥1 Y A B C D 图3 5．图 3 各 TTL 门电路 A、B、C、D 中，Y=A 的是（）。 6．图 4 各电路中，输出端并联，能正常工作的图是（）。 1 2 3 4 5 6 A B C D 1 2 3 4 5 6 D C B A Title Size Number Revision B Date: 4-Dec-2005 Sheet of File: C:\PROGRAM FILES\DESIGN EXPLORER 99 SE\EXAMPLES\MyDesign1.ddb Drawn By: A ≥1 Y ≥1 B C D A A & Y & B C D B A & Y & B C D C ▽ ▽ E A & Y & B C D D ▽ ▽ E 图4 7．可以代换图 5 所示组合电路的一个门电路是（）。 1 2 3 4 5 6 A B C D 1 2 3 4 5 6 D C B A Title Size Number Revision B Date: 4-Dec-2005 Sheet of File: C:\PROGRAM FILES\DESIGN EXPLORER 99 SE\EXAMPLES\MyDesign1.ddb Drawn By: A B Y 1 1 & 1 图5 8．图 6 是基本 RS 触发器。两个输入端 R=0、S=1 时，触发器的状态是（）。 A、Q=1 Q = 1 B、Q=1 Q = 0 C、Q=0 Q = 1 D、Q=0 Q = 0 1 2 3 4 5 6 A B C D 1 2 3 4 5 6 D C B A Title Size Number Revision B Date: 4-Dec-2005 Sheet of File: C:\PROGRAM FILES\DESIGN EXPLORER 99 SE\EXAMPLES\MyDesign1.ddb Drawn By: & & Q Q S=1 R=0 _ 图 6 9．图 7 所示 D 触发器的初态为 0，在 CP 作用下，Q 端的波形是（）

2005—2006 学年第一学期应用电子专业 04 级电子技术课期末试卷（A）卷第 2 页共 3 页班级学号姓名．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．装订线．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．． 1 2 3 4 5 6 A B C D 1 2 3 4 5 6 D C B A Title Size Number Revision B Date: 4-Dec-2005 Sheet of File: C:\PROGRAM FILES\DESIGN EXPLORER 99 SE\EXAMPLES\MyDesign1.ddb Drawn By: CP D Q Q _ CP A B C D 图 7 10．某计数器由三个触发器组成，计数器时钟 CP 及输出 Q2、Q1、Q0 的波形如图 8 所示，高位到低位依次是 Q2、Q1、Q0，由此可知该计数器是（）。 A、五进制计数器 B、六进制计数器 C、七进制计数器 D、八进制计数器 1 2 3 4 5 6 A B C D 1 2 3 4 5 6 D C B A Title Size Number Revision B Date: 4-Dec-2005 Sheet of File: C:\PROGRAM FILES\DESIGN EXPLORER 99 SE\EXAMPLES\MyDesign1.ddb Drawn By: CP Q0 Q1 Q2 图 8 二、填空题（每空 2 分，共 20 分） 1．二进制数 1010.011 的十进制数是。 2．十进制数 27 的二进制数是。 3．四变量逻辑函数最多有项最小项。 4．逻辑函数 F = AB+ AC + BC 的最简与或式 F= 。 5．三变量逻辑函数任意两个不同的最小项之积为。 6．逻辑函数 F（A，B，C）=Σm(0,1,2,3,4,5,6,7)= 。 7．三态输出与非门输出的三种状态是高电平状态、低电平状态和状态。 8．若将 16 个三态门的输出共用一条数据线，则在任何时刻应至少有个三态门的输出端处于高阻状态。 9．TTL 门电路，其输入端悬空，在逻辑上相当于电平。 10．四选一数据选择器的输入端有个。三、分析题（每小题 10 分，共 60 分） 1．分别写出图 9 各函数 Y1、Y2 的最简与或表达式。 2．电路如图所示，写出 Y 逻辑表达式并对应输入波形，画出 Y 的波形。 1 2 3 4 5 6 A B C D 1 2 3 4 5 6 D C B A Title Size Number Revision B Date: 4-Dec-2005 Sheet of File: C:\PROGRAM FILES\DESIGN EXPLORER 99 SE\EXAMPLES\MyDesign1.ddb Drawn By: Y & 1 & A B C A B C (A) (B) 图1 0 3．已知某组合电路的输出 Y 与输入 A、B、C 的逻辑关系如图所示真值表。（1）写出输出函数式并化简为最简与或式；（2）试与非门画出此组合逻辑电路。输入输出 A B C y 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 1 1 1 1 1 1 0

2005—2006 学年第一学期应用电子专业 04 级电子技术课期末试卷（A）卷第 3 页共 3 页班级学号姓名．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．装订线．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．． 4．四选一选择器逻辑示意图如图所示，A1、A0 是地址（选择）输入，D3、D2、D1、D0 是数据输入，输出 Y = A1 A2D0 + A1A0D1 + A1 A0D2 + A1A0D3 ，写出输出 F 的最简与或式。 1 2 3 4 5 6 A B C D 1 2 3 4 5 6 D C B A Title Size Number Revision B Date: 4-Dec-2005 Sheet of File: C:\PROGRAM FILES\DESIGN EXPLORER 99 SE\EXAMPLES\MyDesign1.ddb Drawn By: 1 A B Y C 1 D3 D2 D1 D0 S _ 四选一数据选择器 5． 3 线/8 线译码器逻辑示意图如图虚线方框所示，ABC 是输入变量，Y0~Y7 是输出，译码表如下，试用它和必要的门电路实现多输出逻辑函数 F1 = A B C ，和 F2 = AB + BC + AC。 1 2 3 4 5 6 A B C D 1 2 3 4 5 6 D C B A Title Size Number Revision B Date: 4-Dec-2005 Sheet of File: C:\PROGRAM FILES\DESIGN EXPLORER 99 SE\EXAMPLES\MyDesign1.ddb Drawn By: 1 A B Y C 1 D3 D2 D1 D0 S _ 四选一数据选择器 Y 0 Y 1 Y 2 Y 3 Y 4 Y 5 Y 6 Y 7 A B C 3线/8线译码器 3 线/8 线译码器译码表：输入输出 A B C Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 0 6．已知集成计数器 CC40192 的功能表如下，试画出用两块 CC40192 芯片构成六十进制的电路图。输入输出 CR LD CP+ CP- D3 D2 D1 D0 Q3 Q2 Q1 Q0 QC QB 1 χ χ χ χ χ χ χ 0 0 0 0 1 1 0 0 χ χ d3 d2 d1 d0 d3 d2 d1 d0 0 1 1 1 χ χ χ χ 保持 0 1 ↑ 1 χ χ χ χ 加计数 1 1 0 1 0 1 χ χ χ χ 1 0 0 1 0 1 0 1 1 ↑ χ χ χ χ 减计数 1 1 0 1 1 0 χ χ χ χ 0 0 0 0 1 0 1 2 3 4 5 6 A B C D 1 2 3 4 5 6 D C B A Title Size Number Revision B Date: 4-Dec-2005 Sheet of File: C:\PROGRAM FILES\DESIGN EXPLORER 99 SE\EXAMPLES\MyDesign1.ddb Drawn By: CC40192 Q3 Q2 Q1 Q0 CP (1) D3 D2 D1 D0 (1) QC QB CP+ CPCR LD _ _ _ 1 2 3 4 5 6 A B C D 1 2 3 4 5 6 D C B A Title Size Number Revision B Date: 4-Dec-2005 Sheet of File: C:\PROGRAM FILES\DESIGN EXPLORER 99 SE\EXAMPLES\MyDesign1.ddb Drawn By: CC40192 Q3 Q2 Q1 Q0 CP (1) D3 D2 D1 D0 (1) QC QB CP+ CPCR LD _ _ _