组合逻辑电路在任一时刻的输出信号仅仅与当时的输入信号有关；而时序逻 辑电路在任一时刻的输出信号不仅与当时的输入信号有关，而且与电路原来的状 态有关。 从结构上看，组合逻辑电路仅由若干逻辑门组成，没有存储电路，因而无记 忆能力；而时序逻辑电路除包含组合电路外，还含有存储电路，因而有记忆功能。 组合逻辑电路的基本单元是门电路；时序逻辑电路的基本单元是触发器

555定时器是电子工程领域中广泛使用的一种中规模集成电路,它将模拟与 逻辑功能巧妙地组合在一起,具有结构简单、使用电压范围宽、工作速度快、定 时精度高、驱动能力强等优点。555定时器配以外部元件,可以构成多种实际应 用电路。广泛应用于产生多种波形的脉冲振荡器、检测电路、自动控制电路、家 用电器以及通信产品等电子设备中

一．组合逻辑电路的特点 电路任一时刻的输出状态只决定于该时刻各输入状态的组合，而与电路的原状态无关

一、 基本概念 1.数字信号的特点 数字信号在时间上和数值上均是离散的。 数字信号在电路中常表现为突变的电压或电流

1、已知某D/A转换器的最小电压为5mV最大满刻度电压为10V求该DA转换器数字量的位数 2、已知某D/A转换器输入10位二进制数最大满刻度电压为5V求最小分辨电压和分辨率

时序逻辑电路由组合电路和存储电路两部分构成。按触发脉冲输入方式的不同， 时序电路可分为同步时序电路和异步时序电路。同步时序电路是指各触发器状态的变化受同一个时钟脉冲控制；而在异步时序电路中，各触发器状态的变化不受同一个时钟脉冲控制

一、属性：指设计实体、结构体、数据类型、信号等对象的特定特征。 二、VHDL的预定义属性分类： 1、数值类属性； 2、函数类属性； 3、信号类属性； 4、数据类型类属性； 5、数据区间类属性

一、重载：指同样名称的子程序或运算符可以用不同的数据类型作为它们的输入参数而被定义多次；即当多个子程序或运算符具有同一名称的时候，该子程序或运算符就会被重载

1.设计要求 控制8个LED进行花式显示，设计4中显示模式： S0:从左到右逐个点亮LED; S1:从右到左逐个点亮LED;

综合：将较高层次的抽象描述转换到较低级别抽象描述的一种方法，即将设计的VHDL描述转化为底层电路表示