4触发器 4.1概述 组合逻辑电路在任一时刻的输出信号仅仅与当时的输入信号有关;而时序逻 辑电路在任一时刻的输出信号不仅与当时的输入信号有关,而且与电路原来的状 态有关。 从结构上看,组合逻辑电路仅由若干逻辑门组成,没有存储电路,因而无记 忆能力;而时序逻辑电路除包含组合电路外,还含有存储电路,因而有记忆功能。 组合逻辑电路的基本单元是门电路;时序逻辑电路的基本单元是触发器。 触发器是能够存储一位二值信号的基本单元电路,它必须具备以下两个基本 特点 第一,具有两个能自行保持的稳定状态,用来表示逻辑状态的0和1,或二 进制数的0和1 第二,根据不同的输入信号可以置成1或0状态 第三,在输入信号消失以后,能将获得的新状态保存下来。 触发器的分类方式有很多种,按电路结构可分为:基本RS触发器、同步触 发器、主从触发器、边沿触发器(包括维持阻塞触发器)等,不同电路结构的触 发器有不同的动作特点。 按逻辑功能可分为:RS触发器、D触发器、JK触发器、T和T′触发器等 几种类型。 42触发器的电路结构与动作特点 42.1基本RS触发器的电路结构与动作特点 、电路结构与工作原理 Q R 图41两与非门组成的基本RS触发器 (a)逻辑符号 (b)逻辑图 两与非门构成,低电平有效。 逻辑表达式 *= SO
4 触发器 4.1 概述 组合逻辑电路在任一时刻的输出信号仅仅与当时的输入信号有关；而时序逻 辑电路在任一时刻的输出信号不仅与当时的输入信号有关，而且与电路原来的状 态有关。 从结构上看，组合逻辑电路仅由若干逻辑门组成，没有存储电路，因而无记 忆能力；而时序逻辑电路除包含组合电路外，还含有存储电路，因而有记忆功能。 组合逻辑电路的基本单元是门电路；时序逻辑电路的基本单元是触发器。 触发器是能够存储一位二值信号的基本单元电路，它必须具备以下两个基本 特点： 第一， 具有两个能自行保持的稳定状态，用来表示逻辑状态的 0 和 1，或二 进制数的 0 和 1。 第二， 根据不同的输入信号可以置成 1 或 0 状态。 第三， 在输入信号消失以后，能将获得的新状态保存下来。 触发器的分类方式有很多种，按电路结构可分为：基本 RS 触发器、同步触 发器、主从触发器、边沿触发器（包括维持阻塞触发器）等，不同电路结构的触 发器有不同的动作特点。 按逻辑功能可分为：RS 触发器、D 触发器、JK 触发器、T 和 T′触发器等 几种类型。 4.2 触发器的电路结构与动作特点 4.2.1 基本 RS 触发器的电路结构与动作特点 一、电路结构与工作原理 图 4.1 两与非门组成的基本 RS 触发器 (a)逻辑符号 (b)逻辑图 两与非门构成，低电平有效。 逻辑表达式 n n Q = SQ +1 n n Q = RQ +1 ＆ ＆ S R Q Q R S Q Q
逻辑功能 0R=1 0置“1 SSSs R=0 置 R=1 不变 0R=0Q=Qm+=1 不定 表421RS触发器功能表 表422简化功能表 R S00001 × 功能不定置置 0 0 × 0 0 0 001 功能不定置0置1不变 不 变 S为置“1”端,R为置“0”端。这种触发器 00011110又称为置0置1触发器,或称为置位复位触发器 00 图42卡诺图 二、动作特点 基本RS触发器的输出端Q和Q状态由输入信号R和S来决定,当输入信号 R和S发生变化时,输出端O和O的状态作相应的变化 状 Q Q 图44波形图
逻辑功能 S = 0 R = 1 1 1 = n+ Q 0 1 = n+ Q 置“1” S = 1 R = 0 0 1 = n+ Q 1 1 = n+ Q 置“0” S = 1 R = 1 n n Q = Q +1 不 变 S = 0 R = 0 1 1 1 = = n+ n+ Q Q 不 定 表 4.2.1 RS 触发器功能表 表 4.2.2 简化功能表 S R n Q n+1 Q 功 能 0 0 0 ╳ 0 0 1 ╳ 不 定 0 1 0 1 0 1 1 1 置 “1” 1 0 0 0 1 0 1 0 置 “0” 1 1 0 0 1 1 1 1 不 变 S 为置“1”端，R 为置“0”端。这种触发器 又称为置 0 置 1 触发器，或称为置位复位触发器。 图 4.2 卡诺图 二、动作特点 基本 RS 触发器的输出端 Q 和Q状态由输入信号 R 和 S 来决定，当输入信号 R 和 S 发生变化时，输出端 Q 和Q的状态作相应的变化。 图 4.4 波 形 图 R S n+1 Q 功 能 0 0 ╳ 不 定 0 1 0 置 “0” 1 0 1 置 “1” 1 1 n Q 不 变 状 态 不 定 Q Q S R SQn R × × 00 01 0 1 0 0 11 10 1 1 1 0
42.2同步RS触发器的电路结构与动作特点 、电路结构与工作原理 基本RS触发器的翻转由外加的输入信号决定,当外加的输入信号改变,输 出信号会跟着改变。而数字系统中的各触发器往往被要求在规定的时刻同时翻 转,这就需要由外加的时钟脉冲来控制。同步RS触发器就是一个具有外加时钟 信号CP的触发器。 RD R & & CP (a)图43同步RS触发器 (b) (a)电路结构 (b)逻辑符号 功能分析 CP=0时,G3、G4门被封锁,S=R=1,Q状态不变; CP=1时,S=S,R=R,Q的状态由R、S的状态决定 高电平有效。 特性方程 S+RO R·S=0(约束方程) 表421同步RS触发器的功能表 功能 s0000111 0 0 0 保持 置“0 0 0 置“1” /不 定 图44卡诺图
4.2.2 同步 RS 触发器的电路结构与动作特点 一、电路结构与工作原理 基本 RS 触发器的翻转由外加的输入信号决定，当外加的输入信号改变，输 出信号会跟着改变。而数字系统中的各触发器往往被要求在规定的时刻同时翻 转，这就需要由外加的时钟脉冲来控制。同步 RS 触发器就是一个具有外加时钟 信号 CP 的触发器。 图 4.3 同步 RS 触发器 (a)电路结构 (b)逻辑符号 功能分析 CP=0 时， G3、G4 门被封锁， 1 ' ' S = R = ，Q 状态不变； CP=1 时，S = S ' ， R = R ' ，Q 的状态由 R、S 的状态决定； 高电平有效。 特性方程： n n Q = S + RQ +1 R • S = 0 （约束方程） 表 4.2.1 同步 RS 触发器的功能表 图 4.4 卡诺图 S R n Q n+1 Q 功 能 0 0 0 0 0 0 1 1 保 持 0 1 0 0 0 1 1 0 置“0” 1 0 0 1 1 0 1 1 置“1” 1 1 0 ╳ 1 1 1 ╳ 不 定 & & Q R S Q & & CP R′ S′ SD RD R CP S RD SD Q Q (a) (b)
二、动作特点 输入信号在CP=1的全部时间内的变化都将引起触发器状态的相应改变,即 在CP=1期间输入信号发生多次变化,触发器的状态也可能发生多次翻转,这降 低了电路抵御干扰信号的能力。 Q 图46波形图 注意第三个CP=1期间,输入信号发生了多次变化,输出信号也发生了多次 变化。 4,2.3主从触发器的电路结构和动作特点 、电路结构与工作原理 Q &|1￥2& &|34 & K CPJ 同步RS触发器的特性方程 O"=S+ RO R·S=0(约束方程)
二、动作特点 输入信号在 CP=1 的全部时间内的变化都将引起触发器状态的相应改变，即 在 CP=1 期间输入信号发生多次变化，触发器的状态也可能发生多次翻转，这降 低了电路抵御干扰信号的能力。 图 4.6 波 形 图 注意．．第三个 CP=1 期间，输入信号发生了多次变化，输出信号也发生了多次 变化。 4.2.3 主从触发器的电路结构和动作特点 一、电路结构与工作原理 同步 RS 触发器的特性方程： n n Q = S + RQ +1 R • S = 0 （约束方程） S Q R CP Q & & Q Q & & 1 & & & & CP 1 Q主 Q主 2 3 4 5 6 RD主 SD主 K J 7 8
由图可得 R=KO 将上式代入同步RS触发器的特性方程,得 0=J0"+KoQ=Jo"+Ko 由此可得JK触发器的逻辑功能 J=1、K=0时,Q=1,置“1” J=0、K=1时,O=0,置“0”; J=0、K=0时,Om=O",保持 J=1、K=1时,Q=Q",计数。 表421JK触发器的功能表 K Q功能 J0000 保持 0 置“0 置 qg 0 计数可 1l2l3 图主从JK触发器的一次变化现象 、动作特点 K Q O 图主从JK触发器的波形图
由图可得： S = JQ R = KQ 将上式代入同步 RS 触发器的特性方程，得 n n n n n n Q = JQ + KQ Q = JQ + KQ +1 由此可得 JK 触发器的逻辑功能： J=1、K=0 时， 1 1 = n+ Q ，置“1”； J=0、K=1 时， 0 1 = n+ Q ，置“0”； J=0、K=0 时， n n Q = Q +1 ，保 持； J=1、K=1 时， n n Q = Q +1 ，计 数。 表 4.2.1 JK 触发器的功能表 图 主从 JK 触发器的一次变化现象 二、动作特点 图 主从 JK 触发器的波形图 J K n Q n+1 Q 功 能 0 0 0 0 0 0 1 1 保 持 0 1 0 0 0 1 1 0 置“0” 1 0 0 1 1 0 1 1 置“1” 1 1 0 1 1 1 1 0 计 数 CP J K Q主 Q Q CP J K Q主 Q主 Q Q t1 t2 t3
触发器的翻转分两步动作。第一步,在CP=1期间主触发器接受输入端的信 号,被置成相应的状态,而从触发器不动;第二步,CP下降沿到来时从触发器 按照主触发器的状态翻转,所以Q和Q端状态的改变发生在CP的下降沿 因为主触发器本身是一个同步RS触发器,所以在CP=1的全部时间里输入 信号都将对主触发器起控制作用。主从J触发器存在一次变化现象 由此可见,主从结构的触发器在CP作用期间抗干扰能力不强,原因是在 CP=1期间主触发器对于干扰信号有记忆作用。边沿触发器可以克服这个缺点 424边沿触发器的电路结构和动作特点 电路结构与工作原理 利用传输延迟时间的边沿触发器 CP K (a) 图47利用传输延迟时间的边沿触发器 (a)逻辑电路 (b)逻辑符号 与非门G3、G4的平均延迟时间比与或非门G1、G2构成的基本触发器的平均 延迟时间要长。A、D门的输出分别是Q1和Q2 CP=0时,Q3=Q4=1,Q1=Q2=0,Q不变 CP由0变1时,触发器不翻转,为接受输入信号作准备。 由于与非门G3、G4的平均延迟时间比与或非门G1、G2构成的基本触发器的 平均延迟时间要长,GA、GD门先打开,此时Q3=Q4=1,CP=1,所以Q依然不变 CP由1变0时触发翻转。 Q3、Q4状态由J、K决定,CP由1变0时,GA、GD门关闭,Q1=Q2=0,G13、 G23门打开,Q由Q3、Q4决定,触发器翻转 CP=0以后,G3、G4又被封锁。 维持阻塞边沿触发器 Q由CP出发沿到来前一瞬间的输入信号状态决定 CP=0时,Q3=Q4=1,Q不变,触发器处于稳态,同时,g3=D,Q6=D,接
触发器的翻转分两步动作。第一步，在 CP=1 期间主触发器接受输入端的信 号，被置成相应的状态，而从触发器不动；第二步，CP 下降沿到来时从触发器 按照主触发器的状态翻转，所以 Q 和Q端状态的改变发生在 CP 的下降沿。 因为主触发器本身是一个同步 RS 触发器，所以在 CP=1 的全部时间里输入 信号都将对主触发器起控制作用。主从 JK 触发器存在一次变化现象。 由此可见，主从结构的触发器在 CP 作用期间抗干扰能力不强，原因是在 CP=1 期间主触发器对于干扰信号有记忆作用。边沿触发器可以克服这个缺点。 4.2.4 边沿触发器的电路结构和动作特点 一、电路结构与工作原理 利用传输延迟时间的边沿触发器 图 4.7 利用传输延迟时间的边沿触发器 (a)逻辑电路 (b)逻辑符号 与非门 G3、G4 的平均延迟时间比与或非门 G1、G2 构成的基本触发器的平均 延迟时间要长。A、D 门的输出分别是 Q1 和 Q2 CP=0 时，Q3=Q4=1，Q1=Q2=0，Q 不变； CP 由 0 变 1 时，触发器不翻转，为接受输入信号作准备。 由于与非门 G3、G4 的平均延迟时间比与或非门 G1、G2 构成的基本触发器的 平均延迟时间要长，GA、GD门先打开，此时 Q3=Q4=1，CP=1，所以 Q 依然不变。 CP 由 1 变 0 时触发翻转。 Q3、Q4 状态由 J、K 决定，CP 由 1 变 0 时，GA、GD 门关闭，Q1=Q2=0，G13、 G23 门打开，Q 由 Q3、Q4 决定，触发器翻转。 CP=0 以后，G3、G4 又被封锁。 维持阻塞边沿触发器 Q 由 CP 出发沿到来前一瞬间的输入信号状态决定。 CP=0 时，Q3=Q4=1，Q 不变，触发器处于稳态，同时，Q5 = D ，Q6=D，接 ≥1 & A & B ≥1 & C & D & & Q S R Q J CP K Q3 Q4 G1 G2 G3 G4 CP Q Q J K J K CP (a) (b)
受输入信号D CP由0变1时,触发器翻转,Q3=Q5=D,Q4=Q6=D,使Q=D CP=1时,输入信号被封锁。 若Q3=0,则经4线封锁Gs;若Q4=0时通过3线封锁Q6,通过1线封锁G3 所以,此时Q3、Q4、Q、Q6的状态与无关。 总之,该触发器在CP正跳沿前接受输入信号,正跳沿时翻转,正跳沿后输 入被封锁。 Rp、SD为直接清零端,低电平有效。 & RD ① & (b) 图4.8维持阻塞D边沿触发器 (a)逻辑电路(b)逻辑符号 表423D触发器的功能表 DgQ功能 置“0 0 置“1” 动作特点 边沿触发器的次态仅取决于CP信号的上升沿或下降沿到达时输入端的逻辑 状态,而在这以前或以后,输入信号的变化对触发器的状态没有影响 这种特点有效的提高了触发器电路的抗干扰能力,因而也提高了电路的工作 可靠性
受输入信号 D； CP 由 0 变 1 时，触发器翻转，Q3 = Q5 = D ，Q4 = Q6 = D ，使 Q=D； CP=1 时，输入信号被封锁。 若 Q3=0，则经 4 线封锁 G5；若 Q4=0 时通过 3 线封锁 Q6，通过 1 线封锁 G3， 所以，此时 Q3、Q4、Q5、Q6 的状态与无关。 总之，该触发器在 CP 正跳沿前接受输入信号，正跳沿时翻转，正跳沿后输 入被封锁。 RD、SD为直接清零端，低电平有效。 (a) (b) 图 4.8 维持阻塞 D 边沿触发器 (a) 逻辑电路 (b)逻辑符号 表 4.2.3 D 触发器的功能表 二、动作特点 边沿触发器的次态仅取决于 CP 信号的上升沿或下降沿到达时输入端的逻辑 状态，而在这以前或以后，输入信号的变化对触发器的状态没有影响。 这种特点有效的提高了触发器电路的抗干扰能力，因而也提高了电路的工作 可靠性。 D n Q n+1 Q 功 能 0 0 0 0 1 0 置“0” 1 0 1 1 1 1 置“1” & RD Q Q & & 1 & & SD 2 4 3 6 5 CP D ① ② ④ ③ & R′D S′D R′ S′
CP BsD 图410边沿D触发器的波形图 图边沿JK触发器的波形图
图 4.10 边沿 D 触发器的波形图 图 边沿 JK 触发器的波形图 CP J Q K CP RD SD D Q
43触发器的逻辑功能及其描述方法 43.1触发器按逻辑功能的分类 RS触发器 表431同步RS触发器的功能表 特性方程 KQ”Qm功能 O= S+RO" R·S=0(约束方程) 0000 保持 0 0101010 0 置“0 1/置“1 R=x 0计数 图RS触发器的状态转换图 二、J触发器 表421JK触发器的功能表 特性方程 功能 J0000 K00 o+=Jo"+KO O01010 保持 J=1 100 J=x 置“1” K=0 计数 三、D触发器 表423D触发器的功能表 特性方程 QQ功能 0|0 置“0 0 置“1” = 四、T触发器
4.3 触发器的逻辑功能及其描述方法 4.3.1 触发器按逻辑功能的分类 一、RS 触发器 表 4.3.1 同步 RS 触发器的功能表 特性方程 n n Q = S + RQ +1 R • S = 0 （约束方程） 图 RS 触发器的状态转换图 二、JK 触发器 表 4.2.1 JK 触发器的功能表 特性方程： n n n Q = JQ + KQ +1 三、D 触发器 表 4.2.3 D 触发器的功能表 特性方程： Q D n = +1 四、T 触发器 J K n Q n+1 Q 功 能 0 0 0 0 0 0 1 1 保 持 0 1 0 0 0 1 1 0 置“0” 1 0 0 1 1 0 1 1 置“1” 1 1 0 1 1 1 1 0 计 数 J K n Q n+1 Q 功 能 0 0 0 0 0 0 1 1 保 持 0 1 0 0 0 1 1 0 置“0” 1 0 0 1 1 0 1 1 置“1” 1 1 0 1 1 1 1 0 计 数 D n Q n+1 Q 功 能 0 0 0 0 1 0 置“0” 1 0 1 1 1 1 置“1” 0 1 R＝× S＝0 R＝0 S＝× R＝0 S＝1 R＝1 S＝0 0 1 J＝0 K＝× J＝× K＝0 J＝1 K＝× J＝× D = 0 0 1 D = 0 D = 1 D = 1
表T触发器功能表 TQ”g功能 0 保持 计数 图5-10 特性方程: 0"+TO 43.2触发器的电路结构与逻辑功能的关系 触发器的逻辑功能和电路形式是两个不同的概念。所谓逻辑功能,是值触发 器的次态和现态及输入信号之间在稳态下的逻辑关系,这种逻辑关系可以用特性 表、特性方程或状态转换图给出。根据逻辑功能的不同特点,我们把触发器分成 了RS、JK、T、D等几种类型。 而基本RS触发器、同步RS触发器、主从触发器、边沿触发器等是指电路 结构的不同形式。由于电路结构的不同,其动作特点也不同 同一种逻辑功能的触发器可以用不同的电路结构实现。反过来,用同一种电 路结构形式可以构成不同逻辑功能的触发器。因此,逻辑功能与电路结构并无固 定的对应关系,更不要把两者混为一谈
表 T 触发器功能表 特性方程： n n n Q = TQ + TQ +1 4.3.2 触发器的电路结构与逻辑功能的关系 触发器的逻辑功能和电路形式是两个不同的概念。所谓逻辑功能，是值触发 器的次态和现态及输入信号之间在稳态下的逻辑关系，这种逻辑关系可以用特性 表、特性方程或状态转换图给出。根据逻辑功能的不同特点，我们把触发器分成 了 RS、JK、T、D 等几种类型。 而基本 RS 触发器、同步 RS 触发器、主从触发器、边沿触发器等是指电路 结构的不同形式。由于电路结构的不同，其动作特点也不同。 同一种逻辑功能的触发器可以用不同的电路结构实现。反过来，用同一种电 路结构形式可以构成不同逻辑功能的触发器。因此，逻辑功能与电路结构并无固 定的对应关系，更不要把两者混为一谈。 T n Q n+1 Q 功 能 0 0 0 0 1 1 保 持 1 0 1 1 1 0 计 数 图 5-10 T = 0 0 1 T = 1 T = 1 T = 0