实验七中规模集成计数器的应用 一、实验目的 1.熟悉中规模集成电路计数器的功能及应用。 2.进一步熟悉数字逻辑实验箱中的译码显示功能。 二、实验原理 计数器是一种中规模集成电路,其种类有很多。如果按照触发器翻转的次序 分类,可分为同步计数器和异步计数器两种;如果按照计数数字的增减可分为加 法计数器、减法计数器和可逆计数器三种;如果按照计数器进位规律又可分为二 进制计数器、十进制计数器、可编程N进制计数器等多种。 常用计数器均有典型产品,不须自己设计,只要合理选用即可 本实验选用四位二进制同步计数器74LS161做计数器,该计数器外加适当的 反馈电路可以构成十六进制以内的任意进制计数器。图1是它的逻辑符号,它除 了具有二进制加法计数功能外,还具有预置数、清零、保持的功能。图中LD是 预置数控制端,D。、D、D2、D3是预置数据输入端,C,是清零端,CTr、CT 是计数器使能控制端,C是进位信号输出端,它的主要功能有: (1)异步清零功能 若C=0(输出低电平),则输出Q0Q1Q2Q3=000,0与其它输入信号无关 也不需要CP脉冲的配合,所以称为“异步清零”。 (2)同步并行置数功能 在C=1,且LD=0的条件下,当CP上升沿到来后,触发器QQ1Q2Q3同 时接收DDD,D输入端的并行数据。由于数据进入计数器需要CP脉冲的作 用,所以称为“同步置数”,由于4个触发器同时置入,又称为“并行”。 (3)保持功能 在C,=LD=1的条件下,CT、CT两个使能端只要有一个低电平,计数 器将处于数据保持状态,与CP及D。D1D2D3输入无关。 (4)计数功能 当C=LD=CT7=CTn=1时,电路为四位二进制加法计数器。在CP脉 冲作用下,电路按自然二进制递加,状态变化在0000~1111间循环。74LS161
1 实验七 中规模集成计数器的应用 一、实验目的 1．熟悉中规模集成电路计数器的功能及应用。 2．进一步熟悉数字逻辑实验箱中的译码显示功能。 二、实验原理 计数器是一种中规模集成电路，其种类有很多。如果按照触发器翻转的次序 分类，可分为同步计数器和异步计数器两种；如果按照计数数字的增减可分为加 法计数器、减法计数器和可逆计数器三种；如果按照计数器进位规律又可分为二 进制计数器、十进制计数器、可编程 N 进制计数器等多种。 常用计数器均有典型产品，不须自己设计，只要合理选用即可。 本实验选用四位二进制同步计数器 74LS161 做计数器，该计数器外加适当的 反馈电路可以构成十六进制以内的任意进制计数器。图 1 是它的逻辑符号，它除 了具有二进制加法计数功能外，还具有预置数、清零、保持的功能。图中 LD 是 预置数控制端，D0 、D1、D2 、D3是预置数据输入端，Cr 是清零端，CTT 、CTP 是计数器使能控制端，C0 是进位信号输出端，它的主要功能有： （1）异步清零功能 若Cr =0(输出低电平)，则输出Q0 Q1 Q2 Q3＝0000，与其它输入信号无关， 也不需要 CP 脉冲的配合，所以称为“异步清零”。 （2）同步并行置数功能 在Cr ＝1，且 LD ＝0 的条件下，当 CP 上升沿到来后，触发器Q0 Q1 Q2 Q3同 时接收 D0 D1 D2 D3输入端的并行数据。由于数据进入计数器需要 CP 脉冲的作 用，所以称为“同步置数”，由于 4 个触发器同时置入，又称为“并行”。 （3）保持功能 在Cr ＝ LD ＝1 的条件下，CTT 、CTP 两个使能端只要有一个低电平，计数 器将处于数据保持状态，与 CP 及 D0 D1 D2 D3输入无关。 （4）计数功能 当Cr ＝ LD ＝CTT ＝CTP ＝1 时，电路为四位二进制加法计数器。在 CP 脉 冲作用下，电路按自然二进制递加，状态变化在 0000～1111 间循环。74LS161
的功能表详见表一所示。 表一74LS161的功能表 清零预置|使能时钟预置数据 输出 Cr LD CT CT, CP Do D,D2 D, Q 0, 02 03 ×× ××× 0000 D。D1D2D3 Lo 21 02 23 0 ××× 保持 ×××× 保持 ×X× 计数 本实验所需计数器是十进制计数器,必须对74LS161外加适当的反馈电路构 成十进制计数器,状态变化在0000~1001间循环。 用反馈的方法构成十进制计数器一般有两种形式,即反馈置零法和反馈置数 法。反馈置零法是利用清除端C构成,即:当Q3Q2QQ。=1010(十进制数10) 时,通过反馈线强制计数器清零,如图2(a)所示。由于该电路会出现瞬间1010 状态,会引起译码电路的误动作,因此很少被采用。反馈置数法是利用预置数端 LD构成,把计数器输入端DDD2D2全部接地,当计数器计到1001(十进制数9) 时,利用Q3Q反馈线使预置端LD=0,则当第十个CP到来时,计数器将 DD1D2D3=0置入计数器,这样迫使计数器重新从零计数,克服反馈置零法 的缺点。利用预置端LD构成的计数器电路如图2(b)所示 23g2g1g0 74LS161 CT 74IS161 D3 D2 D, Do 图2用74LS161构成十进制计数器 (a)反馈置零法 (b)反馈置数法 以上介绍的是一片计数器工作的情况。在实际应用中,往往需要用多片计数
2 的功能表详见表一所示。 表 一 74LS161 的功能表 清零 预置 使能 时钟 预置数据 输出 Cr LD CTT CTP CP D0 D1 D2 D3 Q0 Q1 Q2 Q3 0 1 1 1 1 × 0 1 1 1 × × × × 0 × × 0 1 1 × ↑ × × ↑ × × × × D0 D1 D2 D3 × × × × × × × × × × × × 0 0 0 0 Q0 Q1 Q2 Q3 保 持 保 持 计 数 本实验所需计数器是十进制计数器，必须对 74LS161 外加适当的反馈电路构 成十进制计数器，状态变化在 0000～1001 间循环。 用反馈的方法构成十进制计数器一般有两种形式，即反馈置零法和反馈置数 法。反馈置零法是利用清除端Cr 构成，即：当Q3 Q2 Q1 Q0 ＝1010（十进制数 10） 时，通过反馈线强制计数器清零，如图 2(a)所示。由于该电路会出现瞬间 1010 状态，会引起译码电路的误动作，因此很少被采用。反馈置数法是利用预置数端 LD 构成，把计数器输入端 D1D2D2D3全部接地，当计数器计到 1001（十进制数 9） 时，利用Q3 Q0 反馈线使预置端 LD =0，则当第十个 CP 到来时，计数器将 D0 D1 D2 D3＝0 置入计数器，这样迫使计数器重新从零计数，克服反馈置零法 的缺点。利用预置端 LD 构成的计数器电路如图 2(b)所示。 图 2 用 74LS161 构成十进制计数器 (a)反馈置零法 (b)反馈置数法 以上介绍的是一片计数器工作的情况。在实际应用中，往往需要用多片计数
器构成多位计数器。下面介绍计数器的级联方法,级联可分串行进位和并行进位 两种。二位十进制串行进位计数器的级联电路如图3所示,其缺点是速度较慢。 二位十进制并行进位(也称超前进位)计数器的级联电路如图4所示,后者的进 位速度比前者大大提高。 十位 个位 74IS161 74IS161 DDD 图3串行进位式二位十进制计数器 十位 个位 74IS161 图4并行进位式二位十进制计数器 三、实验仪器及设备 1.数字逻辑实验箱1台 2.元器件:计数器:74LS161×2,74LS00×1,导线若干 四、实验内容 1.测试74LSl61的逻辑功能(计数、清除、置数、使能及进位等)。CP选用手 动单次脉冲或1Hz正方波。输出接发光二极管LED显示。 2.用74LS161及辅助门电路实现十进制计数器,设计相应电路,自行拟出实验 步骤。分别安装并观察计数器的功能(用实验箱上的LED译码显示电路显 (1)利用74LSl61的异步清零端实现十进制计数器
3 器构成多位计数器。下面介绍计数器的级联方法，级联可分串行进位和并行进位 两种。二位十进制串行进位计数器的级联电路如图 3 所示，其缺点是速度较慢。 二位十进制并行进位（也称超前进位）计数器的级联电路如图 4 所示，后者的进 位速度比前者大大提高。 图 3 串行进位式二位十进制计数器 图 4 并行进位式二位十进制计数器 三、实验仪器及设备 1．数字逻辑实验箱 1 台 2．元器件：计数器：74LS161×2，74LS00×1，导线若干 四、实验内容 1．测试 74LS161 的逻辑功能（计数、清除、置数、使能及进位等）。CP 选用手 动单次脉冲或 1Hz 正方波。输出接发光二极管 LED 显示。 2．用 74LS161 及辅助门电路实现十进制计数器，设计相应电路，自行拟出实验 步骤。分别安装并观察计数器的功能（用实验箱上的 LED 译码显示电路显 示）。 （1）利用 74LS161 的异步清零端实现十进制计数器；
(2)利用74LS161的同步置数端实现从0000开始的十进制计数器; (3)利用74LS161的同步置数端实现到1111结束的十进制计数器 (4)利用74LS161的同步置数端实现0001到1010的十进制计数器。 3.设计并组装六十进制计数器。要求当十位计数器数字为6时,显示器无显示。 五、预习要求 1.预习中规模集成计数器74LS161逻辑功能及使用方法。 2.画出用74LSl61及辅助门电路实现十进制计数器的实验电路图。 六、实验报告 1.整理实验测试结果,以N=10为例,分别画出实验电路图,列出计数状态顺 序表,画出工作波形。 2.总结74LS161的置零端和置数端的工作情况有何不同
4 （2）利用 74LS161 的同步置数端实现从 0000 开始的十进制计数器； （3）利用 74LS161 的同步置数端实现到 1111 结束的十进制计数器； （4）利用 74LS161 的同步置数端实现 0001 到 1010 的十进制计数器。 3．设计并组装六十进制计数器。要求当十位计数器数字为 6 时，显示器无显示。 五、预习要求 1．预习中规模集成计数器 74LS161 逻辑功能及使用方法。 2．画出用 74LS161 及辅助门电路实现十进制计数器的实验电路图。 六、实验报告 1．整理实验测试结果，以 N=10 为例，分别画出实验电路图，列出计数状态顺 序表，画出工作波形。 2．总结 74LS161 的置零端和置数端的工作情况有何不同
