2.1概述 问题引入(introduction) ·逻辑代数如何在实际应用中体现? 1.门电路:逻辑门电路是指能够实现各种基本逻辑关系的电路,简称“门 电路”或逻辑元件。最基本的门电路是与门、或门和非门。 2.在逻辑电路中,逻辑事件的是与否用电路电平的高、低来表示。若用1 代表低电平、0代表高电平,则称为正逻辑。相反为负逻辑。 3.集成门按内部有源器件的不同可分为两大类:一类为双极型晶体管集成 电路,主要有晶体管TTL逻辑、射极耦合逻辑ECL和集成注入逻辑2L等几种类型; 另一类为单极型MOS集成电路,包括NMOs、pmo和CMOS等几种类型。常用 的是TTL和CMOS集成电路。 4.集成门电路按其集成度又可分为:小规模集成电路(SSI)、中规模集成电 路(MSI)、大规模集成电路(LSI)和超大规模集成电路(VLSI)
2.1 概 述 问题引入 (introduction) • 逻辑代数如何在实际应用中体现？ 1．门电路：逻辑门电路是指能够实现各种基本逻辑关系的电路， 简称“门 电路”或逻辑元件。最基本的门电路是与门、或门和非门。 2．在逻辑电路中, 逻辑事件的是与否用电路电平的高、低来表示。 若用1 代表低电平、0代表高电平，则称为正逻辑。相反为负逻辑。 3．集成门按内部有源器件的不同可分为两大类：一类为双极型晶体管集成 电路，主要有晶体管TTL逻辑、射极耦合逻辑ECL和集成注入逻辑I 2 L等几种类型； 另一类为单极型MOS集成电路，包括NMOS、 PMOS和CMOS等几种类型。常用 的是TTL和CMOS集成电路。 4．集成门电路按其集成度又可分为：小规模集成电路(SSI)、中规模集成电 路（MSI）、大规模集成电路（LSI）和超大规模集成电路（VLSI）
2.2TT集成门电路 TIL集成与非门电路在实际中应用非常广泛。如一个由与非门构成的多数 表决器。电路输入输出间逻辑关系如表2·1所示 表21多路表决器真值表 B 0000 Y00010 0 0 0 图21多路表决器逻辑图 2.2.1TL与非门的工作原理 1.电路组成 R1 Rs 3 kQ2 750Q 1009 输入级中间级输出级 如图22所示由输入级、中间级和输出级三部分组成的 TTL集成与非门电路图及逻辑符号 (a)电路;(b)符号 (1)输入级。 输入级由多发射极管T1和电阻R1组成。其作用是对输入变量A、B、C实现 逻辑与,它相当于一个与门。从逻辑功能上看,图2.3(a)所示的多发射极三
2.2 TTL 集成门电路 TTL集成与非门电路在实际中应用非常广泛。如一个由与非门构成的多数 表决器。电路输入输出间逻辑关系如表2·1所示 表2·1 多路表决器真值表 图 2·1 多路表决器逻辑图 2.2.1 TTL与非门的工作原理 1． 电路组成 如图 2.2 所示由输入级、中间级和输出级三部分组成的。 图 2.2 TTL集成与非门电路图及逻辑符号 (a) 电路； (b) 符号 (1) 输入级。 输入级由多发射极管T1和电阻R1组成。其作用是对输入变量A、B、C实现 逻辑与，它相当于一个与门。从逻辑功能上看，图2.3（a）所示的多发射极三 & & & & A B C Y R1 3 kΩ R2 750 Ω R5 100 Ω R3 360 Ω R4 3 kΩ T2 T3 T4 T5 Y ＋UCC A B C A & B C Y (a) (b) T1 输入级 输出级 中间级 0 0 0 1 0 1 1 1 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 11 A B C Y
极管可以等效为图23(b)所示的形式。 图23多发射极晶体管及其等效形式 (a)多发射极晶体管 (b)等效形式 (2)中间级 中间级由T2、R2和R3组成。T2的集电极和发射极输出两个相位相反的信 号,作为T3和T的驱动信号 (3)输出级。 输出级由T3、T4T5和R、R3组成,这种电路形式称为推拉式电路 工作原理 (1)输入全部为高电平。当输入A、B、C均为高电平,即Ulm=36V时, T1的基极电位足以使T1的集电结和T2、T的发射结导通。而T2的集电极压降 可以使T导通,但它不能使T4导通。T5由T2提供足够的基极电流而处于饱和 状态。因此输出为低电平 Uo=Uo=UcB5≈03V (2)输入至少有一个为低电平。当输入至少有一个(A端)为低电平,即U1 =0.3V时,T1与A端连接的发射结正向导通,从图2.3b)中可知,T1集电极电 位Uc1使T2、T均截止,而T2的集电极电压足以使T,T4导通。因此输出为高 电平 U=UoH≈UcUB3-UB=5-0.7-0.7=3.6V总结:当输入全为高电平
极管可以等效为图2.3（b）所示的形式。 图 2.3 多发射极晶体管及其等效形式 (a) 多发射极晶体管； (b) 等效形式 (2) 中间级。 中间级由 T2、 R2 和 R3 组成。T2 的集电极和发射极输出两个相位相反的信 号，作为 T3 和 T5 的驱动信号。 (3) 输出级。 输出级由 T3、T4、T5 和 R4、R5 组成，这种电路形式称为推拉式电路。 2. 工作原理 (1) 输入全部为高电平。当输入 A、 B、 C 均为高电平，即 UIH = 3.6 V 时， T1 的基极电位足以使 T1 的集电结和 T2、T5 的发射结导通。而 T2 的集电极压降 可以使 T3 导通， 但它不能使 T4 导通。T5 由 T2 提供足够的基极电流而处于饱和 状态。因此输出为低电平: UO=UOL=UCE5 ≈0.3 V (2) 输入至少有一个为低电平。当输入至少有一个（A 端）为低电平，即 UIL = 0.3V 时，T1 与 A 端连接的发射结正向导通，从图 2.3(b)中可知，T1集电极电 位 UC1 使 T2、T5 均截止，而 T2 的集电极电压足以使 T3，T4 导通。因此输出为高 电平： UO=UOH ≈UCC-UBE3-UBE4=5-0.7-0.7=3.6 V 总结：当输入全为高电平 T1 A B C B1 C1 A B C B1 (a) (b)
时,输出为低电平,这时T饱和,电路处于开门状态;当输入端至少有一个为 低电平时,输出为高电平,这时T截止,电路处于关门状态。即输入全为1时, 输出为0;输入有0时,输出为1。由此可见,电路的输出与输入之间满足与非 逻辑关系,即 Y=A·B·C 222TTL与非门的外特性与参数1.电压传输特性 TIL与非门电压传输特性是表示输出电压U随输入电压U变化的一条曲 线,电压传输特性曲线大致分为四段:如图24所示。 Uo/V U 图24TTL与非门电压传输特性 (a)测试电路示意图; (b)曲线 (1)AB段。输入电压U≤06V时,T1工作在深度饱和状态,UCEs1<0.V, UB2<0.7V,故T2、T截止,T3、T4导通,U0≈36V为高电平。与非门处于截 止状态,所以把AB段称截止区。 (2)BC段。输入电压06V<U1<13V时,07V≤Um2<1.4V,T2开始导 通,T3仍未导通,T3、T4处于射极输出状态。随U的增加,UB2增加,Ue2下 降,并通过T3、T4使U也下降。因为U基本上随U的增加而线性减小,故 把BC段称线性区 (3)CD段。输入电压13V<U1<1.4v时,T3开始导通,并随U1的增加趋 于饱和。使输出U为低电平。所以把CD段称转折区或过渡区
时，输出为低电平，这时 T5 饱和，电路处于开门状态；当输入端至少有一个为 低电平时，输出为高电平，这时 T5 截止，电路处于关门状态。即输入全为 1 时， 输出为 0；输入有 0 时，输出为 1。由此可见，电路的输出与输入之间满足与非 逻辑关系，即 Y=A•B•C 2.2.2 TTL 与非门的外特性与参数 1. 电压传输特性 TTL 与非门电压传输特性是表示输出电压 UO随输入电压 UI 变化的一条曲 线， 电压传输特性曲线大致分为四段：如图 2.4 所示。 图 2.4 TTL 与非门电压传输特性 （a） 测试电路示意图; （b） 曲线 （1）AB 段。 输入电压 UI ≤0.6 V 时，T1 工作在深度饱和状态，UCES1＜0.1V, UB2＜0.7V，故 T2、T5 截止，T3、T4 导通，UO ≈3.6 V 为高电平。与非门处于截 止状态，所以把 AB 段称截止区。 （2）BC 段。输入电压 0.6V＜UI ＜1.3 V 时，0.7V≤UB2＜1.4V ，T2 开始导 通，T5 仍未导通，T3、T4 处于射极输出状态。随 UI 的增加，UB2 增加， UC2 下 降，并通过 T3、 T4 使 UO也下降。因为 UO基本上随 UI的增加而线性减小， 故 把 BC 段称线性区。 （3）CD 段。输入电压 1.3V＜UI ＜1.4V 时，T5 开始导通，并随 UI的增加趋 于饱和。使输出 UO为低电平。所以把 CD 段称转折区或过渡区
(4)DE段。当1≥14V时,T2、T5饱和,T4截止,输出为低电平。与非 门处于饱和状态。所以把DE段称饱和区 2.主要参数 (1)输出高电平UoH和输出低电平UoL。电压传输特性曲线截止区的输出电 压为UoH,饱和区的输出电压为Uo。一般产品规定Uo≥24V,Uo<04V。 (2)阙值电压U。电压传输特性曲线转折区中点所对应的输入电压为U 也称门槛电压。一般TTL与非门的U≈14V (3)关门电平UF和开门电平UoN。保证输出电平为额定高电平(27左 右)时,允许输入低电平的最大值,称为关门电平UF。通常Uor≈1V, 般产品要求UO≥0.8V。 保证输出电平达到额定低电平(0.3V)时,允许输入高电平的最小值,称为 开门电平UoN。通常UoN≈14V,一般产品要求Uo≤18V (4)噪声容限U、Um在实际应用中,由于外界干扰、电源波动等原因, 可能使输入电平U1偏离规定值。为了保证电路可靠工作,应对干扰的幅度有 定限制,称为噪声容限。它是用来说明门电路抗干扰能力的参数。 低电平 噪声容限是指在保证输出为高电平的前提下,允许叠加在输入低电平Un上的最 大正向干扰(或噪声)电压。用UN表示 高电平噪声容限是指在保证输出为低电平的前提下,允许叠加在输入高电 平UH上的最大负向干扰(或噪声)电压。用UNH表示 NH=UI (5)输入短路电流ls当U=0时,流经这个输入端的电流称为输入短路电 流/s在如图25所示电路中
（4）DE 段。当 UI ≥1.4V 时, T2、T5 饱和，T4 截止，输出为低电平。与非 门处于饱和状态。 所以把 DE 段称饱和区。 2. 主要参数 （1）输出高电平 UOH和输出低电平 UOL。电压传输特性曲线截止区的输出电 压为 UOH，饱和区的输出电压为 UOL。一般产品规定 UOH≥2.4V，UOL＜0.4 V。 ( 2）阈值电压 Uth。电压传输特性曲线转折区中点所对应的输入电压为 Uth， 也称门槛电压。一般 TTL 与非门的 Uth≈ 1.4V。 （3）关门电平 UOFF和开门电平 UON。保证输出电平为额定高电平（2.7V 左 右）时，允许输入低电平的最大值， 称为关门电平 UOFF。通常 UOFF ≈1V , 一 般产品要求 UOFF≥0.8 V。 保证输出电平达到额定低电平（0.3V）时，允许输入高电平的最小值，称为 开门电平 UON。通常 UON ≈1.4V，一般产品要求 UON≤1.8 V。 （4） 噪声容限 UNL、UNH。在实际应用中，由于外界干扰、电源波动等原因， 可能使输入电平 UI 偏离规定值。为了保证电路可靠工作，应对干扰的幅度有一 定限制，称为噪声容限。它是用来说明门电路抗干扰能力的参数。 低电平 噪声容限是指在保证输出为高电平的前提下，允许叠加在输入低电平 UIL上的最 大正向干扰（或噪声）电压。用 UNL表示: UNL = UOFF – UIL 高电平噪声容限是指在保证输出为低电平的前提下，允许叠加在输入高电 平 UIH上的最大负向干扰（或噪声）电压。 用 UNH表示： UNH = UIH - UON (5) 输入短路电流 IIS。当 UI =0 时，流经这个输入端的电流称为输入短路电 流 IIS。在如图 2.5 所示电路中
5-0.7 1. 4 ma R 输入短路电流的典型值约为-1.5mA。 〔+5v) 3 kQ2 U 图2.5ls的计算 图26延迟时间 (6)输入漏电流l当U>U时,流经输入端的电流称为输入漏电流/n,即 T1倒置工作时的反向漏电流。其值很小,约为10uA。 (7)扇出系数N。扇出系数是以同一型号的与非门作为负载时,一个与非门 能够驱动同类与非门的最大数目,通常N≥8。 (8)平均延迟时间t平均延迟时间指输出信号滞后于输入信号的时间, 它是表示开关速度的参数,如图26所示。从输入波形上升沿的中点到输出波 形下降沿中点之间的时间称为导通延迟时间lm;从输入波形下降沿的中点到输 出波形上升沿的中点之间的时间称为截止延迟时间tm,所以TTL与非门平均延 迟时间为 一般,TIL与非门t为3~40ns 思考题:TTL门有哪些主要参数?这些参数的大小与什么因素有关?对于使用 TTL门,这些参数有什么意义? 223TTL与非门产品介绍部分常用中小规模TTL门电路的型号及功能如表22 所示 型表2常用中L门电型功能 74LS00 四-2输入与非门 74LS10 -3输入与非门 74LS20 -4输入与非门 4LS30 8输入与非门
IIS= 1 1 R UCC −UBE − = 3 5 − 0.7 − ≈-1.4 mA 输入短路电流的典型值约为-1.5mA 。 图 2.5 IIS的计算 图 2.6 延迟时间 (6) 输入漏电流IIH。当UI ＞Uth时, 流经输入端的电流称为输入漏电流IIH，即 T1 倒置工作时的反向漏电流。其值很小，约为 10μA。 (7) 扇出系数 N。扇出系数是以同一型号的与非门作为负载时，一个与非门 能够驱动同类与非门的最大数目，通常 N≥8。 （8）平均延迟时间 t pd。平均延迟时间指输出信号滞后于输入信号的时间， 它是表示开关速度的参数， 如图 2.6 所示。从输入波形上升沿的中点到输出波 形下降沿中点之间的时间称为导通延迟时间 t PHL；从输入波形下降沿的中点到输 出波形上升沿的中点之间的时间称为截止延迟时间 t PLH, 所以 TTL 与非门平均延 迟时间为 t pd= 2 1 (t PHL+t PLH) 一般, TTL 与非门 t pd为 3～40ns。 思考题：TTL 门有哪些主要参数？这些参数的大小与什么因素有关？对于使用 TTL 门，这些参数有什么意义？ 2.2.3 TTL与非门产品介绍部分常用中小规模TTL门电路的型号及功能如表2.2 所示。 表 2.2 常用 TTL 门电路型号 四-2输入与非门 三-3输入与非门 二-4输入与非门 8输入与非门 74LS00 74LS10 74LS20 74LS30 型 号 逻 辑 功 能
图2.7所示是74LS00及74LS20管脚排列示意图。图2774LS00、74LS20 110H9}8h 1312H 74LS00 74LS20 234s6}7 234HsP62 LA 1B NC IC ID 1y GND 管脚图TIL器件型号由五部分组成,其符号和意义如表23所示。 表23TTL器件型号组成的符号及意义 第1部分 第2部分 第3部分 第4部第5部分 分 型号前级 工作温度符号范 器件系列 器件品 封装形式 围 意义 符意义 意义 符意符意义 号 号 号义号 CT中国制造的54-55~+125℃ 标准 阿器w陶瓷扁平 TTL类 高速 拉件B封装扁平 肖特基 伯功F全密封扁平 LS|低功能肖特基数|能|D|陶瓷双列直播 AS先进肖特基字 P|塑料双列直播 SN美国 TEXAS740~+70℃ ALS先进低功能肖 J黑陶瓷双列直播 公司 特基 FAS快捷肖特基 CT 74 H 10 F 封装形式:全密封扁平封装 器件品名:三一3输入与非门 器件系列:高速 温度范围:0-+70℃ 中国制造:TIL器件
图 2. 7 所示是 74LS00 及 74LS20 管脚排列示意图。 图 2.7 74LS00、 74LS20 管脚图 TTL 器件型号由五部分组成， 其符号和意义如表 2.3 所示。 表 2.3 TTL器件型号组成的符号及意义 例如 CT 74 H 10 F 封装形式：全密封扁平封装 器件品名：三—3 输入与非门 器件系列：高速 温度范围：0—+70℃ 中国制造：TTL 器件 & & 14 13 12 11 10 9 8 1 2 3 4 5 6 7 & & VCC 4B 4A 4Y 3B 3A 3Y 1A 1B 1Y 2A 2B 2Y GND 14 13 12 11 10 9 8 1 2 3 4 5 6 7 & & VCC 2D 3C 2B NC 2A 2Y 1A NC 1B 1C 1D 1Y GND (a) (b) 74LS00 74LS20 器件品 封装形式 种 工作温度符号范 器件系列 围 型号前级 陶瓷扁平 封装扁平 全密封扁平 陶瓷双列直播 塑料双列直播 黑陶瓷双列直播 W B F D P J 器 件 功 能 阿 拉 伯 数 字 标准 高速 肖特基 低功能肖特基 先进肖特基 先进低功能肖 特基 快捷肖特基 H S LS AS ALS FAS -55～+125℃ 0～+70℃ 54 74 中国制造的 TTL类 美国TEXAS 公司 CT SN 符 意义 号 意 义 符 号 符 意义 号 符 意义 号 符 意义 号 第 4 部 第5部分 分 第1 部 分 第 2 部 分 第 3 部 分
224TTL与非门的改进电路 在生产实践过程中,对集成门电路提髙工作速度、降低功耗、加强抗干扰能 力以及提高集成度等方面提出更高、更新的要求。改进型TIL与非门,如图28 所示 H系列TTL S系列TL AS系列TTL 6 ns /22 mW 3 ns /20 mw 1.5ns/22mW 典型TIL 10 ns/10 mw L系列TTL LS系列TI ALS系列TL 33 ns/I mw 4 ns/1 mw 图28各种系列的TTL门电路 LS系列TIL门<5ns,而功耗2mW,因而得到广泛应用 我国TIL集成电路目前有CT54/74(普通)、CT54/74H(高速)、CT54/74S (肖特基)和CT54/74LS(低功耗)等四个系列国家标准的集成门电路。它们的 主要性能指标如表24所示。在TIL门电路中,无论是哪一种系列,只要器件品 名相同,那么器件功能就相同,只是性能不同。 表24TL各系列集成门电路主要性能指标 电路型号 参数名称 CT74系列CT74H系列CT74S系CT74LS系列 电源电压/V 5 UOH(min V 2.4 2.4 2.5 2.5 0.4 0.4 0.5 0.5 逻辑摆幅/V 3.3 3.3 3.4 3.4 每门功耗/mW 10 9 每门传输延时/ns 10 6 3 9.5 最高工作频率 35 125 扇出系数 10 抗干扰能力
2.2.4 TTL 与非门的改进电路 在生产实践过程中，对集成门电路提高工作速度、降低功耗、加强抗干扰能 力以及提高集成度等方面提出更高、更新的要求。改进型 TTL 与非门, 如图 2.8 所示。 图 2.8 各种系列的 TTL 门电路 LS 系列 TTL 门 t pd＜5ns，而功耗 2mW，因而得到广泛应用。 我国 TTL 集成电路目前有 CT54/74（普通）、CT54/74H（高速）、 CT54/74S （肖特基）和 CT54/74LS(低功耗）等四个系列国家标准的集成门电路。它们的 主要性能指标如表 2.4 所示。在 TTL 门电路中，无论是哪一种系列，只要器件品 名相同, 那么器件功能就相同，只是性能不同。 表2.4 TTL各系列集成门电路主要性能指标 抗干扰能力 一般 一般 好 好 扇出系数 10 10 10 20 最 高 工 作频率 35 50 125 45 每门传输延时/ns 10 6 3 9.5 每门功耗/mW 10 22 19 2 逻辑摆幅/V 3.3 3.3 3.4 3.4 UOL(max)/V 0.4 0.4 0.5 0.5 UOH(min)/V 2.4 2.4 2.5 2.5 电源电压/V 5 5 5 5 CT74S 系 CT74LS系列 列 CT74系列 CT74H系列 电路型号 参数名称 典型TTL 10 ns / 10 mW H系列TTL 6 ns / 22 mW L系列TTL 33 ns / 1 mW S系列TTL 3 ns / 20 mW AS系列TTL 1.5 ns / 22 mW LS系列TTL 5 ns / 2 mW ALS系列TTL 4 ns / 1 mW T000
225TTL门电路的其他类型 TIL门电路除与非门之外,还有许多种门电路。 1.集电极开路门(OC门) 在实际使用中,可直接将几个逻辑门的输出端相连,这种输出直接相连,实 现输出与功能的方式称为线与。图2.9所示为实现线与功能的电路。即 =Y1Y2 但是普通TIL与非门的输出端是不允许直接相连的,因为当一个门的输出 为高电平(Y1),另一个为低电平(Y2)时,将有一个很大的电流从Uc经 到H2,到导通门的T管,如图2.10所示。这个电流不 仅会使导通门的输出电平抬高而破坏电路的逻辑关系 还会因功耗过大而损坏该门电路。 图29与非门的线与连接图 图210T∏L与非门直接线与的情况 为了能使TIL门直接相连,实现线与功能,制成集电极开路的TIL与非门 简称OC( Open Collector)门,其电路及符号如图2.11所示。与普通TTL与非门 图2.11OC门电路 不同的是:T的集电极是断开的,必须经外接电阻R1接通电源后,电路才 Y=AB.CD·EF
＋UCC UCC R5 T2 T3 T4 T5 T5 R5 Y1 Y2 UOL T4 2.2.5 TTL 门电路的其他类型 TTL 门电路除与非门之外， 还有许多种门电路。 1. 集电极开路门（OC 门） 在实际使用中，可直接将几个逻辑门的输出端相连，这种输出直接相连，实 现输出与功能的方式称为线与。图 2.9 所示为实现线与功能的电路。即 Y=Y1·Y2 但是普通 TTL 与非门的输出端是不允许直接相连的， 因为当一个门的输出 为高电平（Y1），另一个为低电平（Y2）时， 将有一个很大的电流从 UCC 经 Y1 到 Y2，到导通门的 T5 管，如图 2.10 所示。这个电流不 仅会使导通门的输出电平抬高而破坏电路的逻辑关系， 还会因功耗过大而损坏该门电路。 图2.9 与非门的线与连接图 图2.10 TTL与非门直接线与的情况 为了能使 TTL 门直接相连，实现线与功能，制成集电极开路的 TTL 与非门， 简称 OC(Open Collector)门， 其电路及符号如图 2.11 所示。与普通 TTL 与非门 图 2.11 OC门电路 不同的是：T5 的集电极是断开的，必须经外接电阻 RL 接通电源后，电路才 A & B C Y & D Y1 Y2 T1 T2 ＋UCC R1 T5 ＋UCC R2 R3 A Y B C A & B C Y RL (a) (b) Y = AB ⋅CD ⋅ EF & RL A Y ＋UCC
能实现与非逻辑及线与功能。 图212是实现线与逻辑的OC门,其逻辑表达式 图2.12OC门线与逻辑 外接电阻RL的选取 假设有n个OC门接成线与的形式,其输出负载为m个TTL与非门,如图213 所示。 图213R1的选取 当所有OC门都为截 止状态时,输出电压Uo为高电 平,为保证输出的高电平不低于规定值,R不能太大。根据图2.13(a)所示的 RL lIoH +mlH 情况,R的最大值为 式中,n为OC门并联的个数,m为并联负载门的个数,Ju为OC门输出管截止 时的漏电流,l为负载门输入端为高电平时的输入漏电流。 当有一个OC门处于导通状态时,输出电压U为低电平,而且应保证在最 Ucc -Uot
& & & 1 1 1 … … ＋UCC RL IOH IIH RL I I IH I IH IOH IOH 1 2 m & & & 1 1 1 … … ＋UCC RL IOL I IS RL I I IS I IS 1 2 m ＋3.6 V ＋UCC (a) (b) 能实现与非逻辑及线与功能。 图2.12是实现线与逻辑的OC门， 其逻辑表达式 图 2.12 OC 门线与逻辑 外接电阻RL的选取： 假设有n个OC门接成线与的形式，其输出负载为m个TTL与非门，如图2.13 所示。 当所有 OC 门都为截 止状态时，输出电压 UO为高电 平，为保证输出的高电平不低于规定值，RL 不能太大。根据图 2.13（a）所示的 情况，RL 的最大值为 式中, n 为 OC 门并联的个数，m 为并联负载门的个数，IOH为 OC 门输出管截止 时的漏电流，IIH为负载门输入端为高电平时的输入漏电流。 当有一个 OC 门处于导通状态时，输出电压 UO 为低电平，而且应保证在最 OH IH CC OH L nI mI U U R + − = min max L IS CC Olman Lmix I mI U U R − − = max 图 2.13 RL的选取