实验八移位寄存器及其应用 一、实验目的 L.掌握中规模4位双向移位寄存器逻辑功能及使用方法。 2.熟悉移位寄存器的应用:实现数据的串行、并行转换和构成环形计数器。 二、实验原理 L.移位寄存器是一个具有移位功能的寄存器,是指寄存器中所存的代码能够在 移位脉冲的作用下依次左移或右移。既能左移又能右移的称为双向移位寄存器, 只需要改变左、右移的控制信号便可实现双向移位要求。根据移位寄存器存取信 息的方式不同分为:串入串出、串入并出、并入串出、并入并出四种形式。 本实验选用的4位双向通用移位寄存器74L194,其逻辑符号及引脚排列如 图1所示。其中A、B、C、D为并行输入端Q、Q1、Q2、Q3为并行输出 端,DR为右移串行输入端,DL为左移串行输入端;S1、S2为操作模式控制端, CR为直接异步清零端,CP为时钟脉冲输入端。 74LS194有5种不同操作模式:即并行送数寄存,右移(方向由Q→Q3) 左移(方向由Q3→Q),保持及清零。S1、S2和CR端的控制作用如表一。 16 9 74LS194 8 CR DSR DS地 图174LS194逻辑符号及引脚排列图
1 实验八 移位寄存器及其应用 一、实验目的 L．掌握中规模 4 位双向移位寄存器逻辑功能及使用方法。 2．熟悉移位寄存器的应用：实现数据的串行、并行转换和构成环形计数器。 二、实验原理 L．移位寄存器是一个具有移位功能的寄存器，是指寄存器中所存的代码能够在 移位脉冲的作用下依次左移或右移。既能左移又能右移的称为双向移位寄存器， 只需要改变左、右移的控制信号便可实现双向移位要求。根据移位寄存器存取信 息的方式不同分为：串入串出、串入并出、并入串出、并入并出四种形式。 本实验选用的 4 位双向通用移位寄存器 74LSl94，其逻辑符号及引脚排列如 图 1 所示。其中 A、 B 、C 、 D 为并行输入端，Q0 、Q1 、Q2 、Q3为并行输出 端，DSR 为右移串行输入端，DSL 为左移串行输入端； 1 S 、 2 S 为操作模式控制端， CR 为直接异步清零端，CP 为时钟脉冲输入端。 74LSl94 有 5 种不同操作模式：即并行送数寄存，右移(方向由Q0 →Q3 )， 左移(方向由Q3→Q0 )，保持及清零。 1 S 、 2 S 和CR 端的控制作用如表一。 图 1 74LSl94 逻辑符号及引脚排列图
表 功 输入 输出 能 CPCRS,S2 DSR DSL ABCDQ。1Q2|g3 0×××××××|××|00100 11×× b d 送数右移左移保持保持 01D×××××DkQQ1Q 10×D,××× e,0223 DE ×××××××2”g2Q 2.移位寄存器应用很广,可构成移位寄存器型计数器、顺序脉冲发生器、串行 累加器、可用作数据转换即把串行数据转换为并行数据,或把并行数据转换为串 行数据等。本实验主要讨论移位寄存器用作环形计数器和数据的串、并行转换 (1)环形计数器 把移位寄存器的输出反馈到它的串行输入端,就可以进行循环移位,如图2 所示,把输出端Q和右移串行输入端Ds相连接,设初始状态QQ1Q2Q3= 1000,则在时钟脉冲作用下QQ1Q2Q3将依次变为0100→0010→0001-1000 →…,如表2所示,可见它是一个具有四个有效状态的计数器,这种类型的计 数器通常称为环形计数器。图2电路可以由各个输出端输出在时间上有先后顺序 的脉冲,因此也可作为顺序脉冲发生器。如果将输出Q与左移串行输入端Dx相 连接,即可达左移循环移位
2 表一 功 输入 输出 能 CP CR 1 S 2 S DSR DSL A B C D Q0 Q1 Q2 Q3 清 除 0 × × × × × × × × × 0 0 0 0 送 数 ↑ 1 1 1 × × a b c d a b c d 右 移 ↑ 1 0 1 DR × × × × × DR Q0 Q1 Q2 左 移 ↑ 1 1 0 × DL × × × × Q1 Q2 Q3 DL 保 持 ↑ 1 0 0 × × × × × × n Q0 n Q1 n Q2 n Q3 保 持 ↓ 1 × × × × × × × × n Q0 n Q1 n Q2 n Q3 2．移位寄存器应用很广，可构成移位寄存器型计数器、顺序脉冲发生器、串行 累加器、可用作数据转换即把串行数据转换为并行数据，或把并行数据转换为串 行数据等。本实验主要讨论移位寄存器用作环形计数器和数据的串、并行转换。 (1)环形计数器 把移位寄存器的输出反馈到它的串行输入端，就可以进行循环移位，如图 2 所示，把输出端Q3 和右移串行输入端 DSR 相连接，设初始状态Q0 Q1 Q2 Q3 ＝ 1000，则在时钟脉冲作用下Q0 Q1 Q2 Q3将依次变为 0100→0010→0001→1000 →……，如表 2 所示，可见它是一个具有四个有效状态的计数器，这种类型的计 数器通常称为环形计数器。图 2 电路可以由各个输出端输出在时间上有先后顺序 的脉冲，因此也可作为顺序脉冲发生器。如果将输出Q0 与左移串行输入端 DSL 相 连接，即可达左移循环移位
g3g2190 CP S 图2 环形计数器 CP go@. O 0 0 Q0010 0 0 0 0 0 0 (2)扭环形计数器:将单向移位寄存器的串行输入端和串行反向输出端连接在 一起即构成扭环形计数器 2,0, Q CP 图3扭环形计数器 、实验仪器及设备 1.数字逻辑实验箱1台 2.元器件:74LSl94、74LS00各1片,导线若干 四、实验内容 1.测试74LS194的逻辑功能 CR、S1、S2、Ds、Ds、A、B、C、D分别接逻辑开关,Q。、Q、Q2
3 图 2 环形计数器 CP Q0 Q1 Q2 Q3 0 1 0 0 0 1 0 1 0 0 2 0 0 1 0 3 0 0 0 1 （2）扭环形计数器：将单向移位寄存器的串行输入端和串行反向输出端连接在 一起即构成扭环形计数器。 图 3 扭环形计数器 三、实验仪器及设备 1．数字逻辑实验箱 1 台 2．元器件：74LSl94、74LS00 各 1 片，导线若干 四、实验内容 1．测试 74LSl94 的逻辑功能 CR 、 1 S 、 2 S 、DSR 、DSL 、A、B 、C 、D 分别接逻辑开关，Q0 、Q1 、Q2
ρ3接发光二极管,CP接单次脉冲,按表五所规定的输入状态逐项进行测试。 (1)清除:令0,其它输入均为任意态,这时寄存器输出Q0、Q1、Q2、Q3应均 为0。清除后,置CR=1 (2)送数:令CR=S1=S2=1,送入任意4位二进制数,如ABCD=abcd,加 CP脉冲,观察CP=0、CP由0→1、CP由1→0三种情况下寄存器输出状态的 变化,观察寄存器输出状态变化是否发生在CP脉冲的上升沿。 (3)右移:清零后,令CR=1、S1=0、S2=1,由右移输入端Ds送入二进制数 码如0100,由CP端连续加4个脉冲,观察输出情况,记录之。 (4)左移:先清零或予置,再令CR=1、S=1、S2=0,由左移输入端Ds送入 二进制数码如111,连续加四个CP脉冲,观察输出端情况,记录之。 (5)保持:寄存器予置任意4位二进制数码abcd,再令CR=1、S1=S2=0,加 CPCP脉冲,观察寄存器输出状态,记录之。 2.环形计数器 自拟实验线路用并行送数法予置寄存器为某二进制数码(如0100),然后进行 右移(左移)循环,观察寄存器输出端状态的变化,自拟表格,记录之。 3.扭环形计数器: 自拟实验线路用并行送数法予置寄存器为某二进制数码,然后进行右移(左 移)循环,观察寄存器输出端状态的变化,自拟表格,记录之
4 Q3接发光二极管，CP 接单次脉冲，按表五所规定的输入状态逐项进行测试。 (1)清除：令 0，其它输入均为任意态，这时寄存器输出Q0 、Q1 、Q2 、Q3应均 为 0。清除后，置CR ＝1。 (2)送数：令CR = 1 S ＝ 2 S ＝1，送入任意 4 位二进制数，如 A B C D ＝abcd，加 CP 脉冲，观察CP＝0、CP由 0→1、CP由 1→0 三种情况下寄存器输出状态的 变化，观察寄存器输出状态变化是否发生在CP脉冲的上升沿。 (3)右移：清零后，令CR =1、 1 S ＝0、 2 S ＝1，由右移输入端 DSR 送入二进制数 码如 0100，由 CP 端连续加 4 个脉冲，观察输出情况，记录之。 (4)左移：先清零或予置，再令CR =1、 1 S ＝1、 2 S ＝0，由左移输入端 DSL 送入 二进制数码如 1111，连续加四个CP脉冲，观察输出端情况，记录之。 (5)保持：寄存器予置任意 4 位二进制数码 abcd，再令CR =1、 1 S ＝ 2 S ＝0，加 CPCP 脉冲，观察寄存器输出状态，记录之。 2．环形计数器 自拟实验线路用并行送数法予置寄存器为某二进制数码(如 0100)，然后进行 右移（左移）循环，观察寄存器输出端状态的变化，自拟表格，记录之。 3．扭环形计数器： 自拟实验线路用并行送数法予置寄存器为某二进制数码，然后进行右移（左 移）循环，观察寄存器输出端状态的变化，自拟表格，记录之
五、实验记录 74LSl94逻辑功能 CR, S2CP DsLID Qo 0××「×「××「×|×「×「 01 0×|×|×|× 01↑×1×××× 101↑×0××|×× 101↑×0××|×| 000 11 1010 ×××|× ×××| ×××|× 100××|×××|×|× 六、预习要求 熟悉74LS194逻辑功能及引脚排列 七、实验报告 1.总结移位寄存器74LSl94的逻辑功能。 2.画出4位环形计数器的接线线路图及状态转换图
5 五、实验记录 表三 74LSl94 逻辑功能 CR 1 S 2 S CP DSL DSR A B C D Q0 Q1 Q2 Q3 0 × × × × × × × × × 1 1 1 ↑ × × 0 1 0 1 1 0 1 ↑ × 0 × × × × 1 0 1 ↑ × 1 × × × × 1 0 1 ↑ × 0 × × × × 1 0 1 ↑ × 0 × × × × 1 1 0 ↑ 1 × × × × × 1 1 0 ↑ 0 × × × × × 1 1 0 ↑ 1 × × × × × 1 1 0 ↑ 0 × × × × × 1 0 0 × × × × × × × 六、预习要求 熟悉 74LSl94 逻辑功能及引脚排列。 七、实验报告 1．总结移位寄存器 74LSl94 的逻辑功能。 2．画出 4 位环形计数器的接线线路图及状态转换图