6.1 脉冲异步时序逻辑电路 6.2 电平异步时序逻辑电路 6.2.1 概述 6.2.2 电平异步时序逻辑电路的分析 6.2.3 电平异步时序逻辑电路反馈回路间的竞争 6. 3 电平异步时序逻辑电路的设计

15.1 实验目的 （1） 设计一个简单的 RC 微分电路，将方波变换成尖脉冲波。 （2） 设计一个简单的 RC 积分电路，将方波变换成三角波

21.1脉冲信号 21.2晶体管的开关作用 21.3分立元件门电路 21.4TTL门电路 21.5MOS门电路 21.6逻辑代数 21.7组合逻辑电路的分析与综合 21.8加法器 21.9编码器 21.10译码器和数字显示 21.10数据分配器和数据选择器 21.12应用举例

21.1脉冲信号 21.2晶体管的开关作用 21.3分立元件门电路 21.4TTL门电路 21.5MOS门电路 21.6逻辑代数 21.7组合逻辑电路的分析与综合 21.8加法器 21.9编码器 21.10译码器和数字显示 21.10数据分配器和数据选择器 21.12应用举例

21.1脉冲信号 21.2晶体管的开关作用 21.3分立元件门电路 21.4TTL门电路 21.5mo门电路 21.6逻辑代数 21.7组合逻辑电路的分析与综合 21.8加法器 21.9编码器 21.10译码器和数字显示 21.10数据分配器和数据选择器 21.12应用举例

6.1 存储器 6.1.1 ROM (Read-Only Memory) 6.1.2 随机存取存储器 (RAM) 6.2 可编程逻辑器件（PLD) 6.2.1 可编程阵列逻辑(PAL) 6.2.2 通用阵列逻辑(GAL) 6.2.3 PLD的开发过程 6.3 VHDL语言 6.3.1 VHDL基本结构与语法 6.3.1.1 VHDL的组成 6.3.1.2 实体（Entity) 6.3.1.3 结构体 (Architecture) 6.3.1.4 程序包 (Package) 与 USE 语句 6.3.1.5 库 (Library) 6.3.1.6 VHDL运算符 6.3.1.7 数据对象 6.3.1.8 VHDL常用语句 6.3.1.9 元件及元件例化 6.3.1.10 配置 (configuration) 6.3.1.11 子程序 6.3.1.12 其他：属性、时钟的表示 6.3.1.13 VHDL的模板 6.3.1.14 常见错误 6.3.1.15 保留字

第21章门电路和组合逻辑电管电路 21.1脉冲信号 21.2晶体管的开关作用 21.3分立元件门电路 21.4TTL门电路 21.5MOS门电路 21.6逻辑代数 21.7组合逻辑电路的分析与综合 21.8加法器 21.9编码器 21.10译码器和数字显示 21.10数据分配器和数据选择器 21.12应用举例

§3.4 脉冲激励下的RC电路 §3.5 含有多个储能元件的一阶电路

7.4.1二极管构成的简单逻辑门 7.4.2.1TTL与非门的工作原理(续) (3)输入至少有一个为低时

目录 第1章绪论 第2章逻辑代数基础 第3章逻辑门电路 第4章集成触发器 演示文 第5章脉冲信号的产生与整形 第6章组合逻辑电路 第7章时序逻辑电路 第8章数模与模数转换器 第9章半导体存储器 第10章可编程逻辑器件