1. 属性可描述的项目包括types, subtypes, procedures, functions, signals, variables, constants, entities, architectures, configurations, packages, components等 2. 一般格式：name’attribute_identifier

呼吸机 麻醉机 心脏起搏器 （Pacemaker）

电解质分析仪 血液学分析仪 血气分析仪 尿液分析仪 生化自动分析仪

一、COMPONENT语句 二、COMPONENT_INSTANT语句

电子科技大学：《电子设计自动化技术》课程教学资源（讲义课件）第一章 TOP_DOWN 流程

一、VHDL的顺序语句 二、VHDL的其它语句 三、LOOP 四、NEXT

Active-HDL Design Entry Tools HDL Editor （HDE） State Diagram Editor （FSM） Block Diagram Editor （BDE）

4.1引言 4.2100BAse-T网络 4.3千兆位以太网 4.4100Vg- -AnyLAN网络 4.5FDDI网络 4.6ATM网络 4.7交换式网络 4.8广域网络

一、HDL主要类型 二、什么是Verilog 三、Verilog历史 四、Verilog与VHDL的比较 五、Verilog的主要能力

2.1引言 2.2基本编码方法 2.3图像编码标准 2.4语音编码标准