1、组合逻辑电路基础 布尔代数基本公式,逻辑门,卡诺图 2、计算机中常用的组合逻辑电路 一位加法器,译码器,编码器,多路选择器等 3、时序逻辑电路 D锁存器,D触发器,寄存器 4、时序逻辑电路设计 有限状态机,七段显示十进制数双向计数器设计 5、可编程序逻辑阵列(器件)简介

7.1 PLD 概述 7.1.1 PLD 的电路结构及分类 7.1.2 PLD 的编程工艺及描述的逻辑规则和符号 7.1.3 PLD 的设计过程及主要优点 7.2 只读存储器 7.2.1 ROM 的内部结构 7.2.2 用ROM 实现组合逻辑设计 7.2.3 常用的LSI ROM器件 7.3 可编程逻辑阵列 7.4 可编程阵列逻辑 7.4.1 组合PAL器件 7.4.2 时序PAL器件 7.5 通用逻辑阵列概述 7.5.1 GAL器件的主要特点 7.5.2 GAL器件的基本机构 7.5.3 GAL器件的命名及分类 7.6 硬件描述语言

本章要求: >掌握组合逻辑电路的基本分析方法和一般设计过程 >掌握常见逻辑模块的功能及其使用 >掌握实际逻辑电路中冒险现象的形成原理及其防止

同步时序电路设计是其分析的逆过程,是根据对电路逻辑功能的要求设计出具体的时序 逻辑电路。 同步时序电路是由触发器和组合逻辑构成,其设计就是选择触发器和寻找组合电路, 并将二者有机连接构造出满足设计要求的时序逻辑电路的过程

组合逻辑电路基本单元——门电路，没有记忆功能； 时序逻辑电路基本单元——触发器，有记忆功能。 时序电路结构框图如图 5.2 所示。 时序逻辑电路由组合电路和存储电路两部分构成

用SSI设计组合逻辑电路的实例1 设计一个监测信号灯工作状态的逻辑电路。每一组信号灯由红、黄、 绿三盏灯组成，共有三种正常工作状态：红、绿或黄加绿灯亮；

第四章组合逻辑模块及其应用 4.1编码器 一编码器的基本概念及工作原理 编码——将特定的逻辑信号编为一组二进制代 码。 能够实现编码功能的逻辑部件称为编码器。 一般而言,N个不同的信号,至少需要n位二进制 数编码

第三章组合逻辑电路的分析与设计 3、1逻辑代数 一、逻辑代数的基本公式

概述 触发器是时序逻辑电路的基本单元 组合逻辑电路的输出状态完全由当时的输入变量 的组合状态决定,与电路的原状态无关。 时序逻辑电路的输出状态不仅决定于当时的输入状 态,而且与电路原来的状态有关,具有记忆功能

时序逻辑电路的输出状态不仅决定于当时的输入状态，而且与电路原来的状态有关，具有记忆功能。 触发器是时序逻辑电路的基本单元 组合逻辑电路的输出状态完全由当时的输入变量的组合状态决定，与电路的原状态无关