例:设计一序列信号发生器,产生序列1010010100 序列信号发生器就是用来产生序列电位和序列脉 冲的逻辑部件。按其结构来分,序列信号发生器可分 为计数型和移位型两种 计数型序列信号发生器由计数器和组合电路来构 成。计数器相当于组合电路的输入源,决定序列信号 的长度,组合电路则在这个输入源的作用下产生序列 信号。这时,计数器的输出可以供给几个组合电路, 产生几种长度相同但是序列内容不同的序列信号。 计数型序列信号发生器的设计方法 1、根据序列长度M确定触发器位数k,2k1
文档格式：PDF 文档大小：1.16MB 文档页数：10
为了降低硬件开销，越来越多的加法器电路采用传输管逻辑来减少晶体管数量，同时导致阈值损失、性能降低等问题。本文通过对摆幅恢复逻辑与全加器电路的研究，提出一种基于摆幅恢复传输管逻辑（Swing restored pass transistor logic, SRPL）的全加器设计方案。该方案首先分析电路的阈值损失机理，结合晶体管传输高、低电平的特性，提出一种摆幅恢复传输管逻辑的设计方法；然后，采用对称结构设计无延时偏差输出的异或/同或电路，利用MOS管补偿阈值损失的方式，实现异或/同或电路的全摆幅输出；最后，将异或/同或电路融合于全加器结构，结合4T XOR求和电路与改进的传输门进位电路实现摆幅恢复的高性能全加器。在TSMC 65 nm工艺下，本文采用HSPICE仿真验证所设计的逻辑功能，与文献相比延时降低10.8%，功耗延时积（Power-delay product, PDP）减少13.5%以上
