一、VHDL程序的宏观结构； 二、实体的基本格式及其在VHDL硬件设计中的应用 三、 构造体的基本格式及其在VHDL硬件设计中的基本功能 四、 库的实用意义及使用方法

4.1 多路选择器VHDL描述 4.2 寄存器描述及其VHDL语言现象 4.3 1位二进制全加器的VHDL设计

第一节 VHDL概念 第二节 VHDL语言优缺点 第三节 VHDL建模方法

一、对VHDL程序的宏观结构有一个明确的概念性认识； 二、认识实体、构造体的基本格式 三、理解实体、构造体在VHDL程序中的基本功能 四、能够尝试编写简单的VHDL程序

VHDL与 Verilog HDL的对比 1.整体结构 VHDL Verilog HDL entity实体名 is module模块名(端口表ort(端口说明)输入/输出端口说明

5.1 VHDL的库 5.2 VHDL的程序包

数字电路模块的VHDL设计 一、组合模块的设计 二、时序模块的设计 三、存储模块的设计

What is vhdl a very high speed integrated Hardware Description Language(VHDL is an industry standard hardware description language description the hardware in language instead of graphic easy to modify

VHDL与其他软件编程语言一样，对标志 符和数据格式等具有详细的规定。 在编写VHDL程序时必须完全遵守这些规 定

7. VHDL代码中的时序逻辑和组合逻辑表达 8. 语句的执行时间问题 （顺序语句 & 并行语句） 9. 基本单元电路的VHDL代码 （三态门，双向缓冲器，计数器，D触发器，译码器……） 11. 复杂代码结构 (子程序; 元件; 块; 包) 12. 属性定义语句 13. 库的使用