天津科技大学：国际贸易务实（双语）_Chapter 1 国际贸易术语 Trade Terms（狄琳娜）

一、 组合逻辑电路设计 二、时序逻辑电路设计

一、HDL主要类型 二、什么是Verilog 三、Verilog历史 四、Verilog与VHDL的比较 五、Verilog的主要能力

Active-HDL Design Entry Tools HDL Editor （HDE） State Diagram Editor （FSM） Block Diagram Editor （BDE）

一、VHDL的顺序语句 二、VHDL的其它语句 三、LOOP 四、NEXT

一、COMPONENT语句 二、COMPONENT_INSTANT语句

一、标识符 二、数据对象(对象的申明) 三、数据类型 四、操作符

第一节 VHDL概念 第二节 VHDL语言优缺点 第三节 VHDL建模方法

第一节 数据类型定义 第二节 提取对象的信息

一、进一步认识构造体在VHDL中的作用。 二、构造体的三种描述方式：