5.1 基本触发器的逻辑符号与输入波形如图P5.1所示。试作出 Q、Q 的波形

一、数制 二､数制转换

一、实验目的: 1 掌握组合逻辑电路的设计及调试方法 2 了解用标准与非门实现逻辑电路的变换方法及技巧

第三章组合逻辑电路的分析与设计 3、1逻辑代数 一、逻辑代数的基本公式

1.寄存器特点：存数方便，容量小，一旦掉电，存放的数据即丢失。 2.寄存单元

一、触发器概念 有一个或多个输入，两个互反的输出（Q和Q），具有两个稳态，能存储一个0或1的基本单元电路。通常用Q端的状态代表触发器的状态

一､传输门TG 1､电路结构 CMOSFF具有功耗低､抗干扰能力强､制造工艺简单､集成度高和成本低等优点

（1）二进制、十进制和任意进制（按模值） （2）同步、异步（按脉冲） （3）加法、减法和可逆计数器（按逻辑功能）

1. 54H/74H系列 图3.2.13 54H/74H系列与非门（54H/74H00)的电路结构

用预置数法构成M的计数器时,通常采用置最小 数法,利用MSI计数器的进位输出端QCC作为预置控 制信号接置数端上