清华大学：《逻辑设计与数字系统》课程教学资源（PPT课件）减法电路

6.1 二进制并行加法器 6.2 数值比较电路 6.3 译码器 6.4 多路选择器 6.5 计数器 6.6 寄存器 6.7 只读存储器 6.8 可编程逻辑阵列

4.3同步时序电路 4.3.1同步时序电路分析(书页159) 根椐逻辑图找出对同步时序电路的输出和状态在输入和时钟作用下变化规律的直观准确的描述,从而得出电路的逻辑功能。 同步时序电路的描述方法:逻辑图;函数 表达式;状态转移表;状态转移图;时序波形图

时序电路：含记忆元件、有反馈、输出与原来状态有关。 介绍基本记忆单元电路触发器，主要内容有电路结构、工作原理和逻辑功能。 介绍时序电路的基本概念、组成结构、逻辑功能，时序电路的分析方法与设计方法。 触发器 时序电路概述 同步时序电路的分析 同步时序电路的设计 异步时序电路

用ROM实现逻辑函数时，地址译码器的每个输出都为一条字 线，不能减少。输出函数为标准的与或表达式。 为减小芯片面积，简化译码器，使输出函数为最简的与或表达式，采用PLA。例1的PLA形式

通用阵列逻辑（General Array Logic） 工艺：E2CMOS 擦除方式：加电 基本结构：与或阵列（可编与、固定或） 输出电路结构：OLMC（可编程）

概述 组合逻辑电路（简称组合电路）任意时刻的输出信号仅 取决于该时刻的输入信号，与信号作用前电路原来的状 态无关 时序逻辑电路（简称时序电路）任意时刻的输出信号不 仅取决于该时刻的输入信号，而且还取决于电路原来的 状态，即与以前的输入信号有关

用SSI设计组合逻辑电路的实例1 设计一个监测信号灯工作状态的逻辑电路。每一组信号灯由红、黄、 绿三盏灯组成，共有三种正常工作状态：红、绿或黄加绿灯亮；

第5章通用时序电路模块及应用 5.4计数器 一、计数器是按预定状态序列变化以表征触发时钟脉冲输入个数的时序逻辑模块。 二、计数器主要由触发器构成,附加逻辑除使触发器按预定状态序列变化,还使计数器具有清0、使能、加载等功能。 三、在数据的寄存上寄存器与计数器相似。寄存器着重于数据的存储与操作,计数器强调数据序列变化,其在数字系统的操作控制方面有重要应用

用状态表的方法设计大型复杂的数字系统 (有时甚至是简单的数字逻辑问题)是十分困难的,甚至是不可能的。原因是状态数大的惊人