1. 可编程逻辑器件(PLD)的定义 2. PLD的基本原理与结构 3. PLD的发展历程 4. PLD的分类 5. 低密度PLD的原理与结构 6. CPLD的原理与结构 7. FPGA的原理与结构 8. FPGA/CPLD器件的配置 9. FPGA/CPLD器件概述

第三章集成门电路与触发器 本章知识要点: 一、半导体器件的开关特性; 二、逻辑门电路的功能、外部特性及使用方法; 三、常用触发器的功能、触发方式与外部工作特性

4.3同步时序电路 4.3.1同步时序电路分析(书页159) 根椐逻辑图找出对同步时序电路的输出和状态在输入和时钟作用下变化规律的直观准确的描述,从而得出电路的逻辑功能。 同步时序电路的描述方法:逻辑图;函数 表达式;状态转移表;状态转移图;时序波形图

同步时序电路设计是其分析的逆过程,是根据对电路逻辑功能的要求设计出具体的时序 逻辑电路。 同步时序电路是由触发器和组合逻辑构成,其设计就是选择触发器和寻找组合电路, 并将二者有机连接构造出满足设计要求的时序逻辑电路的过程

当得到代码形式的状态表后,只要选定确定电路状态的触发器的类型,就可导出各触发器的激励函数和电路的输出函数,将其电路实现便得到时序电路的逻辑图。如首先得到的是符号形式的状态表,需将其进行状态分配,得到符号形式的状态表。 一、确定激励函数(Excitation Function) 二、确定输出函数(Output Function)

一、状态分配(State assignment) 非常不幸虽然状态分配是重要的,但其处理又是非常棘手的。 原因:1.随状态数的增加,可能的分配方案数急剧增大; 2.没有找到一个简单有效的方法从中选择最佳方案

状态化简(Reduction of State) 在根据文字描述的设计要求建立原始状态 图的过程中,由于状态设置的考虑与方法不 同,可能得到多种形式的原始状态图。但只要 过程正确,所得的各种形式原始状态图都是正 确的,但状态图中的状态数和结构可能存在较 大差别

4.1概述 时序电路的定义: 电路任何一时刻的输出值不仅与该时刻输入变量的取值有关,而且与输入变量的输入序列有关,即与输入变量的历史情况有关,我们称之为时序电路 例:电梯工作过程

2.8逻辑函数的标准形式 一、积项(与项):逻辑变量只进行与运算。 二、和项(或项):逻辑变量只进行或运算

可编程逻辑器件的支持技术: 1.互联的建立与消除。 2.设立查找表。 3.晶体管开关的控制。 连接控制: 1.熔丝(fuse):可编程点为熔丝构成连接,可高电压烧断,断开连接