点击切换搜索课件文库搜索结果(564)
文档格式:PPT 文档大小:2.11MB 文档页数:65
一、基本逻辑电路: 二、组合逻辑电路、 三、时序逻辑电路
文档格式:PPT 文档大小:606.5KB 文档页数:40
4.1概述 4.1.1时序逻辑电路的分类 4.1.2时序逻辑电路的分析 4.2常见的时序逻辑电路
文档格式:PPT 文档大小:385.5KB 文档页数:15
一、提高触发器的工作可靠性, 二、增强抗干扰能力
文档格式:PPT 文档大小:186.5KB 文档页数:4
清华大学:《逻辑设计与数字系统》课程教学资源(PPT课件)算术逻辑单元图2.2774181型算术逻辑单元逻辑图
文档格式:PPT 文档大小:147KB 文档页数:8
清华大学:《逻辑设计与数字系统》课程教学资源(PPT课件)减法电路
文档格式:PPT 文档大小:204KB 文档页数:6
竞争的结果若导致冒险(险象)发生(如上例中的毛刺),并造成 错误的后果,则称这种竞争为临界竞争;竞争的结果不导致冒险发 生(如上例中的t1,t3时刻,没有毛刺),或虽有冒险发生,但不影 响系统的工作,则称这种竞争为非临界竞争
文档格式:PDF 文档大小:312.78KB 文档页数:8
数字集成电路的发展 自 20 世纪 60 年代以来遵循摩尔定律,每 1.5 年集成度与速度提高一倍。 从简单的门电路到复杂的数字系统,系统复杂程度急剧提高
文档格式:PPT 文档大小:1.48MB 文档页数:40
6.18位加法器的设计 1、设计思路 多位加法器的构成方式:并行进位 串行进位 并行进位:速度快、占用资源多 串行进位:速度慢、占用资源少
文档格式:PPT 文档大小:290.5KB 文档页数:16
2-1(a), 2-2(b), 2-3(c), 2-6(c) 3-1,3-2(a), 3-3(b), 3-4(c), 3-5(d), 3-9(a) 请用VHDL语言描述与或非门和异或门
文档格式:PPT 文档大小:43.5KB 文档页数:2
通用阵列逻辑(General Array Logic) 工艺:E2CMOS 擦除方式:加电 基本结构:与或阵列(可编与、固定或) 输出电路结构:OLMC(可编程)
首页上页2425262728293031下页末页
热门关键字
搜索一下,找到相关课件或文库资源 564 个  
©2008-现在 cucdc.com 高等教育资讯网 版权所有