电子科技大学：《现代电子技术实验》课程教学资源（教学大纲）

Very high speed integrated circuit Hardware Description Language (VHDL) – is an industry standard hardware description language – description the hardware in language instead of graphic

一、HDL主要类型 二、什么是Verilog 三、Verilog历史 四、Verilog与VHDL的比较 五、Verilog的主要能力

正交试验方差分析法。试验数据构造模型。方差分析建立的基础参数估计、变差平方和分解公式、自由度分解公式及相应的计算公式

Active-HDL Design Entry Tools HDL Editor （HDE） State Diagram Editor （FSM） Block Diagram Editor （BDE）

3.1数字集成电路的分类口 3.2TTL集成逻辑门 3.3Mo集成逻辑门 3.4集成门电路使用中的实际问题

一、COMPONENT语句 二、COMPONENT_INSTANT语句

1. 属性可描述的项目包括types, subtypes, procedures, functions, signals, variables, constants, entities, architectures, configurations, packages, components等 2. 一般格式：name’attribute_identifier

一、标识符 二、数据对象(对象的申明) 三、数据类型 四、操作符

电子科技大学：《电路分析基础 Electric Circuit Analysis》课程教学资源（电子技术基础标准实验报告）RC低通滤波器的设计与测试