6.1时序逻辑电路的基本概念 6.2时序逻辑电路的一般分析方法 6.3计数器 6.4数码寄存器与移位寄存器 6.5时序逻辑电路的设计方法

4.1 概述 4.2 组合逻辑电路的分析方法和设计方法 4.3 若干常用的组合逻辑电路 4.4 组合逻辑电路中的竞争-冒险现象

一、寄存器 寄存器是用来寄存数码的逻辑部件，所以必须具备接收和寄存数码的 功能。任何一种触发器都可以构成寄存器，每一个触发器存放一位二进制数 或一个逻辑变量，用n个触发器组成的寄存器就可以存放n位二进制数或n个 逻辑变量

1.1逻辑代数的基本运算 1.2逻辑代数的定律和运算规则 1.3逻辑函数的代数化简法 1.4逻辑函数的卡诺图化简法

2.1 可编程逻辑器件概述 2.2 复杂可编程逻辑器件(CPLD) 2.3 现场可编程门阵列(FPGA) 2.4 在系统可编程(ISP)逻辑器件 2.5 FPGA和CPLD的开发应用选择

学习要求： 了解时序电路的基本结构、分类和常用的描述方法 熟悉各种触发器的功能和使用 熟练掌握同步时序电路分析和设计的基本方法 熟悉状态图的建立，状态简化和状态分配的各个重要 环节 时序逻辑电路模型 同步时序逻辑电路的结构 同步时序逻辑电路的描述 状态表和状态图 触发器 基本 R － S 触发器 时钟控制 R － S 触发器 D 触发器 J － K 触发器 T 触发器 同步时序逻辑电路分析 同步时序逻辑电路设计 同步时序逻辑电路的分析方法 同步时序逻辑电路的设计 同步时序逻辑电路设计举例 建立原始状态图 状态简化 状态编码 ( 状态分配 ) 确定激励函数和输出函数 画出逻辑电路图

数字系统中使用的电路称为逻辑电路或数字电路。逻辑电路又可分为： 组合逻辑电路 输出仅由当前的输入状态决定 时序逻辑电路 输出由当前和过去的输入状态决定 由已知的电路来判断电路功能的过程称为分析；根据一定的要求，如需要实现的功能、应用的 环境等等 ，来确定电路的构成形式的过程称为设计或综合。本章介绍组合逻辑电路的分析、 设计。 组合逻辑电路不需要记忆元件，通常用逻辑门构成。 学习要求： 了解组合逻辑电路的特点 熟练掌握组合电路分析和设计的基本方法 了解竞争、冒险的概念 掌握消除冒险的基本方法

西北师范大学：《逻辑学》模拟试题及参考答案（B）

西北师范大学：《逻辑学》模拟试题及参考答案（A）

一、提高触发器的工作可靠性， 二、增强抗干扰能力