清华大学：《逻辑设计与数字系统》课程教学资源（PPT课件）第二章 组合逻辑电路（2-2）多路选择器（数据选择器）

图2.4用两片74LS148组成的16线－4线编码器

一、常见表达式 ： 二、标准表达式 ：

一、三种基本逻辑关系： 1.与逻辑： 2.或逻辑： 3.非逻辑：

一、CMOS DEF 1.电路结构

一、维持阻塞型DFF 1.电路结构：基本触发器+触发引导电路

二､RSFF (主从RSFF) 1､电路结构

第5章通用时序电路模块及应用 5.4计数器 一、计数器是按预定状态序列变化以表征触发时钟脉冲输入个数的时序逻辑模块。 二、计数器主要由触发器构成,附加逻辑除使触发器按预定状态序列变化,还使计数器具有清0、使能、加载等功能。 三、在数据的寄存上寄存器与计数器相似。寄存器着重于数据的存储与操作,计数器强调数据序列变化,其在数字系统的操作控制方面有重要应用

《数字电路与逻辑设计》课程实验指导（可编程逻辑实验）实验一 TTL门电路的逻辑变换及测试（1/3）

《数字电路与逻辑设计》课程实验指导（可编程逻辑实验）实验一 TTL门电路的逻辑变换及测试（3/3）