7.1 PLD 概述 7.1.1 PLD 的电路结构及分类 7.1.2 PLD 的编程工艺及描述的逻辑规则和符号 7.1.3 PLD 的设计过程及主要优点 7.2 只读存储器 7.2.1 ROM 的内部结构 7.2.2 用ROM 实现组合逻辑设计 7.2.3 常用的LSI ROM器件 7.3 可编程逻辑阵列 7.4 可编程阵列逻辑 7.4.1 组合PAL器件 7.4.2 时序PAL器件 7.5 通用逻辑阵列概述 7.5.1 GAL器件的主要特点 7.5.2 GAL器件的基本机构 7.5.3 GAL器件的命名及分类 7.6 硬件描述语言

《数字逻辑电路》课程教学资源（PPT课件）常用中规模组合逻辑电路

6.1时序逻辑电路的分析与设计方法 6.2计数器 6.3寄存器 6.4顺序脉冲发生器

4.1 概述 4.2 触发器的电路结构与动作特点 4.3 触发器的逻辑功能及其描述方法 4.4 触发器的动态特性

目录 第21章触发器和时序逻辑电路 第21.1节双稳态触发器 第21.1.7题 第21.1.8题 第21.1.9题 第21.1.10题 第21.1.11题

7.1 组合逻辑电路的分析与设计 7.2 加法器与数值比较器 7.3 编码器 7.4 译码器 7.5 数据选择器与数据分配器

《数字逻辑电路》课程教学资源（实验指导）组合逻辑电路

《数字逻辑电路》课程教学资源（实验指导）时序逻辑电路

19.1时序逻辑电路的概述 19.2寄存器 19.3计数器

9.1 触发器 9.2 时序逻辑电路的分析方法