第一章 数字电路实验的基本知识 .1 1.1 数字集成电路 .1 1.2 数字实验 . 2 第二章 数字电路实验.7 实验一 常用电子仪器的使用.7 实验二 门电路的逻辑功能测试及功能转换 .9 实验三 SSI 组合逻辑电路的设计 .16 实验四 MSI 组合逻辑电路的设计 .23 实验五 时序逻辑电路的设计 .26 实验六 555 集成定时器及其应用 .29 第三章 数字电路课程设计 .31 课程设计 1：交通灯逻辑控制电路设计 .31 课程设计 2：十翻二运算电路设计 .37 课程设计 3：数字电子钟逻辑电路设计 .42 附录 部分集成电路引脚图.37

为了降低硬件开销，越来越多的加法器电路采用传输管逻辑来减少晶体管数量，同时导致阈值损失、性能降低等问题。本文通过对摆幅恢复逻辑与全加器电路的研究，提出一种基于摆幅恢复传输管逻辑（Swing restored pass transistor logic, SRPL）的全加器设计方案。该方案首先分析电路的阈值损失机理，结合晶体管传输高、低电平的特性，提出一种摆幅恢复传输管逻辑的设计方法；然后，采用对称结构设计无延时偏差输出的异或/同或电路，利用MOS管补偿阈值损失的方式，实现异或/同或电路的全摆幅输出；最后，将异或/同或电路融合于全加器结构，结合4T XOR求和电路与改进的传输门进位电路实现摆幅恢复的高性能全加器。在TSMC 65 nm工艺下，本文采用HSPICE仿真验证所设计的逻辑功能，与文献相比延时降低10.8%，功耗延时积（Power-delay product, PDP）减少13.5%以上

实验一：集成逻辑门电路的测试与使用 实验二：组合逻辑电路的设计 实验三：时序逻辑电路的设计 实验四：脉冲信号的产生与变换 实验五：A/D 和 D/A 转换器及其应用 实验六：序列信号发生器的设计（设计性）

数字系统中使用的电路称为逻辑电路或数字电路。逻辑电路又可分为： 组合逻辑电路 输出仅由当前的输入状态决定 时序逻辑电路 输出由当前和过去的输入状态决定 由已知的电路来判断电路功能的过程称为分析；根据一定的要求，如需要实现的功能、应用的 环境等等 ，来确定电路的构成形式的过程称为设计或综合。本章介绍组合逻辑电路的分析、 设计。 组合逻辑电路不需要记忆元件，通常用逻辑门构成。 学习要求： 了解组合逻辑电路的特点 熟练掌握组合电路分析和设计的基本方法 了解竞争、冒险的概念 掌握消除冒险的基本方法

同济大学：《逻辑网络》课程电子教案（PPT课件）数字设计中的基本电路 Introduction to the circuits in digital design

广东海洋大学：《数字电子技术》课程教学资源（PPT课件）掌握组合逻辑电路的设计方法

对寄存器所存信息的加工和存储称为寄存 器传输操作 。 用RTL可简练而准确地描述信息流通和信 息处理的情况，是描述各模块内部和模块之 间连接关系的一种很好的方法。 在RTL中寄存器是基本的逻辑单元，并且 是广义的，即：在寄存器传送语言中。术语 寄存器不仅包含普通的寄存器，而且还包含 移位寄存器、计数器、存储器以及其它类型 的寄存器

广东财经大学：信息学院《数字逻辑电路与系统设计》课程教学大纲

榆林学院：《数字电子技术基础》课程授课教案（教学设计）逻辑函数的卡诺图化简法

How to make a better device Good performance faster and less power consumed Low cost more compact and use less area