第一节信号传输延迟 数字电路的延迟由四部分组成: 门延迟 连线延迟 扇出延迟 大电容延迟 一、CMOS门延迟:

7.1 组合逻辑电路的分析与设计 7.2 加法器与数值比较器 7.3 编码器 7.4 译码器 7.5 数据选择器与数据分配器

6.1时序逻辑电路的分析与设计方法 6.2计数器 6.3寄存器 6.4顺序脉冲发生器

《数字电路与逻辑设计》课程实验指导（可编程逻辑实验）实验十一 电子琴电路设计

《数字电路与逻辑设计》课程实验指导（可编程逻辑实验）实验十一 电子琴电路设计

江西农业大学：《数字逻辑》课程教学资源（PPT讲稿）第四章 组合逻辑电路——4.2 组合逻辑电路的设计4.2.2 特殊问题的逻辑设计

江西农业大学：《数字逻辑》课程教学资源（PPT讲稿）第四章 组合逻辑电路——4.2 组合逻辑电路的设计 4.2 组合逻辑设计

北京交通大学：《电路分析》课程教学资源（讲义）10 运放应用电路设计

复旦大学：《集成电路工程》教学资源（硕士士学位论文）功率检测电路设计

《数字电路与逻辑设计》课程实验指导（可编程逻辑实验）实验四 组合电路设计（二）