习题 3-5-3 射极偏置电路和 BJT 的输出特性曲线如图题 3.5.3 所示，已知 =60。 （1）分别用估算公式和图解法求 Q 点； （2）求输入电阻 rbe； （3）用小信号模型分析电压增益

（1）Q 点； （2）电压增益 AV1=Vo1/Vs 和 AV2=Vo2/Vs； （3）输入电阻 Ri； （4）输出电阻 Ro1 和 Ro2

桶式移位器 简单浮点编码器 双优先级编码器 级联比较器 关模比较器

一、提高增益的稳定性 二、减少非线性失真 三、抑制环内噪声 四、对输入电阻和输出电阻的影响

FPGA Design Method Design flow & tools Deign Model of Verilog HDL Design style of Verilog HDL Design Examples • RTL level design • Components of Datapath • Components of Controller

Digital Signal Processing • Signal & System • DSP system • Description for DSP FIR Filter Design & Implement • Digital Filter • Specification Design • Hardware Implementation Some Examples • Digital Down Converter • Central Processing Unit

Verilog for Verification • Testbench anatomy • Behavioral modeling for Testbench • Some examples Timing specification • Delay model • Timing verification • Pipeline technology Design For Test (DFT) Test vs. Verification Build In Self Test (BIST) Scan and Boundary Scan

6.2.1 基本差分式放大电路 6.2.2 FET差分式放大电路 6.2.3 差分式放大电路的传输特性

3.1 半导体三极管（BJT） 3.2 共射极放大电路 3.3 图解分析法 3.4 小信号模型分析法 3.5 放大电路的工作点稳定问题 3.6 共集电极电路和共基极电路 3.7 放大电路的频率响应

1. BJT小信号模型是在什么条件下建立的？受控源是何种类型的？ 2. 若用万用表的“欧姆”档测量b、e两极之间的电阻，是否为rbe?