第5章门电平模型化 本章讲述 Verilog HDL为门级电路建模的能力,包括可以使用的内置基本门和如何使用它 们来进行硬件描述

第7章数据流模型化 本章讲述 Verilog HDL语言中连续赋值的特征。连续赋值用于数据流行为建模:相反,过 程赋值用于(下章的主题)顺序行为建模。组合逻辑电路的行为最好使用连续赋值语句建模

第二章逻辑代数基础 2.1概述 2.2逻辑代数中的三种基本运算 2.3逻辑代数的基本公式和常用公式 2.4逻辑代数的基本定理 2.5逻辑函数及其表示方法 2.6逻辑函数的化简方法 2.7具有无关项的逻辑函数及其化简

这一章,介绍一种新的逻辑部件--触发器触发器的“新”在于它具有“记忆功 能,它是构成时序逻辑电路的基本单元。本章首先介绍基本RS触发器的组成原理、特点 和逻辑功能。然后引出能够防止“空翻”现象的主从触发器和边沿触发器。同时,较详细 地讨论RS触发器、JK触发器、D触发器T触发器、T触发器的逻辑功能及其描述方 法。最后,通过一个实例帮你进一步体会触发器的“记忆”功能

在第一章里,我们初步认识了与、或、非三种基本逻辑运算和与非、或非、异或等常 用逻辑运算,在那里,这些运算关系都是用逻辑符号来表示的。而在工程中每一个逻辑符 号都对应着一种电路,并通过集成工艺作成一种集成器件,称为集成逻辑门电路,逻辑符 号仅是这些集成逻辑门电路的“黑匣子\。本章将逐步揭开这些“黑匣子”的奥秘,介绍集 成逻辑门电路的两种主要类型TL和MO门电路的工作原理、逻辑功能及外部特性,同 时对内部结构也作一简要介绍

6.1 总 线 6.2 80C51的时序 6.3 扩展并行的I/O端口 6.4 80C51与D/A转换器的接口 6.7 省电 方式 6.6 80C51的复位 6.5 A/D转换电路与80C51的接口

4－1 线性和叠加定理 4－2 替代定理 4－3 戴维南定理和诺顿定理 4－4 特勒根定理 4－5 互易定理

8.1 定时器0与定时器1的特性 8.2 与定时器0和定时器1相关的寄存器 8.3 T0和T1模块的电路结构与工作原理

第三讲计算机(位)控制原理 一、计算机IO接口与汇编语言 二、输出接口的隔离、驱动电路 三、计算机中的时钟控制 四、顺序自控中的状态记录 五、PLC的基本功能 六、PLC的硬件资源

一、目的 加深对微机原理理论课的理解,增强汇编语言程序设计的编程能力,提高对微机接口电路的设计、软硬件联调的能力及工程设计能力