一、组合逻辑电路的实验 1、电路设计 例一：设计一个由与非门或数据选择器或 3/8 译码器组成的裁判表决电路， 该电路有如下功能：有 A、B、C 三名裁判，其中 A 为主裁判，B、C 为副裁判

3.1 逻辑电路设计文档标准 3.1.1 框图 3.1.2 门的符号标准 3.1.3 信号名和有效级 3.1.4 引端的有效级 3.1.5 引端有效级的变换 3.1.6 图面布局及总线 3.1.7 时间图 3.2 组合电路分析 3.2.1 穷举法 3.2.2 逻辑代数法 3.2.3 利用摩根定律分析 3.2.4 利用卡诺图 3.3 组合电路设计 3.3.1 根据逻辑问题的描述、写出逻辑表达式 3.3.2 逻辑电路的变换 3.4 组合电路中的竞争与险象 3.4.1 竞争现象 3.4.2 险象 3.4.3 险象的判别 3.4.4 险象的消除 3.5 常用MSI组合逻辑器件及应用 3.5.1 译码器 3.5.2 编码器 3.5.3 三态缓冲器 3.5.4 多路选择器 3.5.5 奇偶校验电路 3.5.6 比较器 3.5.7 加法器

§1 数字电路的基础知识 §1.2 基本逻辑关系 §1.3 逻辑代数及运算规则

一､概述 周期性重复出现的一列数码称为序列码。 如：11000，11000，···。在序列码的一个周 期中所包含有的0和1的总数称为序列长度。 也称为循环长度，用M表示。 应用范围：作为数字系统的测试信号，同步 信号及地址码等。在通信､雷达､遥控等领域 内部有广泛的应用。而对于能产生序列码的 电路称为序列码发生器

一、数字电路根据其工作特点和结构的不同可以分为两大类:组合电路——不具备有记忆功能

一､概述 周期性重复出现的一列数码称为序列码。 如：11000，11000，···。在序列码的一个周 期中所包含有的0和1的总数称为序列长度。 也称为循环长度，用M表示。 应用范围：作为数字系统的测试信号，同步 信号及地址码等。在通信､雷达､遥控等领域 内部有广泛的应用。而对于能产生序列码的 电路称为序列码发生器

数字电路根据其工作特点和结构的不同可以分为两大类: 组合电路——不具备有记忆功能。 时序电路——具备有记忆功能

§5.1概述 §5.2寄存器 §5.3计数器的分析 §5.4计数器的设计 §5.5计数器的应用举例

1、掌握半加器、全加器、常用算术/逻辑运算单元等运算电路的电路结构及其使用方法; 2、掌握典型的译码器、编码器、数据选择器、数据分配器等信号变换电路的电路结构及其使用方法; 3、了解数字比较器的电路结构及其扩展方法;  第1、2学时：算术运算电路  第3、4学时：信号变换电路  第5、6学时：数值比较器

1.原理：在控制信号作用下，从多个输入中每次选中一个输出。因此又称多路开关(Multiplexer－MUX)。是计算机系统中使用最多的一类中规模器件