2.1逻辑代数的三种基本运算 2.2逻辑代数的基本定律和规则 2.3复合逻辑 2.4逻辑函数的两种标准形式 2.5逻辑函数的代数化简法 2.6逻辑函数的卡诺图化简 2.7非完全描述逻辑函数的化简

这一章的习题不外乎组合逻辑电路分析和组合逻辑电路设计两大类 所谓组合逻辑电路的分析,是指分析给定逻辑电路的功能,写出它的逻辑函 数式或功能表,以使逻辑功能更加直观、明了

6.5.5同步时序逻辑电路设计举例 例: 设计一个“11.序列检测器,用来检测串行二进制序列,要求每当连续输入3个(或3个以上)1时,检测器输出为1,否则输出为0。其典型输入输出序列如下: 输入x:0111011110 输出Z:0001000110

5.1 概述 5.2 时序逻辑电路的分析方法 5.3 若干常用时序逻辑电路 5.3.1 寄存器和移位寄存器

3.3 常用组合逻辑电路 编码器 译码器 数据选择器 比较器 加法器 函数发生器

1. 掌握基本门电路的逻辑功能、逻辑符号、真值 表和逻辑表达式。了解 TTL门电路的特点。 3. 会分析和设计简单的组合逻辑电路。 4. 理解加法器、编码器、译码器等常用组合逻辑 电路的工作原理和功能。 5. 学会数字集成电路的使用方法。 本章要求： 2. 会用逻辑代数的基本运算法则化简逻辑函数

一、组合逻辑电路某一时刻的输出只取决于此时刻的输入。 二、时序逻辑电路某一时刻的稳定输出不仅取决于当时的输入，还取决于过去的输入(历史状态)。 三、因此记忆元件(Memory Devices)是时序逻辑电路的基本元件

8.1 概述 8.2 现场可编程逻辑阵列（FPLA） 8.3 可编程阵列逻辑（PAL） 8.4 通用阵列逻辑（GAL） 8.5 可擦除的可编程逻辑器件（EPLD） 8.6 现场可编程门阵列（FPGA） 8.7 PLD的编程（无图） 8.8 在系统可编程逻辑器件（ISP－PLD）

8.1 概述 8.2 现场可编程逻辑阵列（FPLA） 8.3 可编程阵列逻辑（PAL） 8.4 通用阵列逻辑（GAL） 8.5 可擦除的可编程逻辑器件（EPLD） 8.6 现场可编程门阵列（FPGA） 8.7 PLD的编程 8.8 在系统可编程逻辑器件（ISP－PLD）

江西农业大学：《数字逻辑》课程教学资源（PPT讲稿）第六章 时序逻辑电路——6.2 同步时序电路分析与设计 6.2.3 同步时序电路设计与举例