1. 属性可描述的项目包括types, subtypes, procedures, functions, signals, variables, constants, entities, architectures, configurations, packages, components等 2. 一般格式：name’attribute_identifier

一、COMPONENT语句 二、COMPONENT_INSTANT语句

一、HDL主要类型 二、什么是Verilog 三、Verilog历史 四、Verilog与VHDL的比较 五、Verilog的主要能力

《电子设计自动化技术》课程教学资源（PPT课件）第1章 EDA技术概述

一、VHDL的顺序语句 二、VHDL的其它语句 三、LOOP 四、NEXT

Active-HDL Design Entry Tools HDL Editor （HDE） State Diagram Editor （FSM） Block Diagram Editor （BDE）

9-1电子设计自动化软件工具概述 9-2 Pspice应用 9-3EwB使用简介 9-4Max+plusl开发工具介绍 9-5小结

电子科技大学：《电子设计自动化技术》课程教学资源（讲义课件）第一章 TOP_DOWN 流程

Learning VHDL must learn What is Combinatorial Logic What is Sequential Logic What is Concurrent Statement What is Process Statement

VHDL 的构造体基本结构 p.271 表 4-28 architecture arch_name of entity_name is declarations and definitions; 说明部分 begin concurrent statement; 语句部分 end arch_name; 构造体语法要点：