点击切换搜索课件文库搜索结果(127)
文档格式:PDF 文档大小:1.85MB 文档页数:35
一、VHDL的顺序语句 二、VHDL的其它语句 三、LOOP 四、NEXT
文档格式:PDF 文档大小:285.41KB 文档页数:27
Active-HDL Design Entry Tools HDL Editor (HDE) State Diagram Editor (FSM) Block Diagram Editor (BDE)
文档格式:PDF 文档大小:98.24KB 文档页数:19
第一节 VHDL概念 第二节 VHDL语言优缺点 第三节 VHDL建模方法
文档格式:PDF 文档大小:81.92KB 文档页数:6
VHDL 的构造体基本结构 p.271 表 4-28 architecture arch_name of entity_name is declarations and definitions; 说明部分 begin concurrent statement; 语句部分 end arch_name; 构造体语法要点:
文档格式:PDF 文档大小:623.33KB 文档页数:37
Learning VHDL must learn What is Combinatorial Logic What is Sequential Logic What is Concurrent Statement What is Process Statement
文档格式:PDF 文档大小:112.26KB 文档页数:3
电子科技大学:《电子设计自动化技术》课程教学资源(讲义课件)第一章 TOP_DOWN 流程
文档格式:PDF 文档大小:101.18KB 文档页数:14
寻址存储器(RAM 和 ROM) ROM 和 RAM 属于通用大规模器件,一般不需要自行设 计,特别是采用 PLD 器件进行设计时; 但是在数字系统中,有时也需要设计一些小型的存储器 件,用于特定的用途:临时存放数据,构成查表运算等。 此类器件的特点为地址与存储内容直接对应,设计时将 输入地址作为给出输出内容的条件;
文档格式:PDF 文档大小:101.21KB 文档页数:12
具体描述电路各元件的端口及其连接; 以基本元件为基础逐级构建; 元件:已经定义的电路模块(实体),可以来自标准库中,也 可以是自己或他人以前编译过的实体; 元件的基本要点: 元件名 输入/输出端口特点;
文档格式:PDF 文档大小:97.22KB 文档页数:11
优先编码器 编码器(encoder)也属于码制转换器一类 (BCD—1-out-of-10) ( p.49 表 2-9 ) 优先编码器属于多对 1 转换关系,没有一一对应关系,难 以采用上述方式描述;
文档格式:PDF 文档大小:97.63KB 文档页数:10
Mealy 状态机设计要点: 设定若干状态; 用输入和状态控制进程; 用 case 语句分别选择每一个状态; 用 if 语句确定输入条件,指定相应的下一状态和输出值; 输出立即赋值(使用一个进程);
首页上页345678910下页末页
热门关键字
搜索一下,找到相关课件或文库资源 127 个  
©2008-现在 cucdc.com 高等教育资讯网 版权所有