前面说过,组合逻辑电路的输出只与 输入有关,时序逻辑电路的输出既与当前 的输入有关,又与以前的历史状态有关。 那么以前的状态在哪里保存? 存在触发器里面,触发器是逻辑电路的基 本记忆单元。 本章学习有关触发器的知识,主要是 基本触发器、D、R-S和J-K触发器

5.3.1 主从触发器 5.3.2 维持阻塞触发器 *5.3.3 利用传输延时的触发器 5.3.4 触发器的动态特性

一、维持阻塞型DFF 1.电路结构：基本触发器+触发引导电路

13.1 触发器 13.2 寄存器 13.6 寄存器

14.1 触发器 14.1.3 J-K触发器 14.3 计数器

7.1 概述 7.2 施密特触发器 7.3 单稳态触发器 7.4 多谐振荡器 7.5 555定时器及其应用

烟台理工学院：《数字电路与逻辑设计》课程教学资源（课件讲稿）第五章 触发器 5.2 同步触发器

烟台理工学院：《数字电路与逻辑设计》课程教学资源（课件讲稿）第五章 触发器 5.1 基本触发器

烟台理工学院：《数字电路与逻辑设计》课程教学资源（课件讲稿）第五章 触发器 5.4 触发器的电气特性

7.1 概述 7.2 施密特触发器 7.3 单稳态触发器 7.4 多谐振荡器 7.5 555定时器及其应用