当前位置:高等教育资讯网  >  中国高校课件下载中心  >  大学文库  >  浏览文档

烟台理工学院:《数字电路与逻辑设计》课程教学资源(课件讲稿)第五章 触发器 5.4 触发器的电气特性

资源类别:文库,文档格式:PPT,文档页数:3,文件大小:237KB,团购合买
点击下载完整版文档(PPT)

数字电子技术 54 触发器的电气特性 5.4.2动态特性 一、输入信号的建立时间和保持时间 (一)建立时间tt 指要求触发器输入信号先于CP信号提前到来的时间 set (二)保持时间t 指保证触发器可靠翻转,CP到来后输入信号仍需 保持的时间 边沿D触发器的tet和均在10ns左右

5.4.2 动态特性 一、输入信号的建立时间和保持时间 (一) 建立时间 t set 指要求触发器输入信号 先于 CP 信号提前到来的时间。 (二) 保持时间 th 指保证触发器可靠翻转,CP 到来后输入信号仍需 保持的时间。 边沿D 触发器的 t set 和 th 均在 10 ns 左右。 CP D set t h t set t h t 0 1 0 1 0 1 ≥ ≥ ≥ ≥ 5.4 触发器的电气特性

数字电子技术 二、时钟触发器的传输延迟时间 指从CP触发沿到达开始,到输出端Q、Q完成状 态改变为止所经历的时间。 (一)pHL 为输出端由高电平变为低 电平时的传输延迟时间。 ≥iset TTL边沿D触发器7474, tpHm≤40nso ph (二)tpLH7474, ≤25ns. P:postpone延迟 为输出端由低电平变为高 H:high高电平 电平时的传输延迟时间。 L:low低电平

二、时钟触发器的传输延迟时间 指从CP 触发沿到达开始,到输出端 Q、Q 完成状 态改变为止所经历的时间。 (一) tPHL 为输出端由高电平变为低 电平时的传输延迟时间。 TTL 边沿D 触发器7474, tPHL ≤ 40 ns。 (二) tPLH 为输出端由低电平变为高 电平时的传输延迟时间。 7474, ≤ 25 ns。 P:postpone 延迟 H:high 高电平 L:low 低电平

数字电子技术 三、时钟触发器的最高时钟频率 /max 触发器的状态改变总是需要一定的时间。当时钟信 号频率升高到一定程度后,触发器就来不及翻转了。 显然,在确保触发器可靠翻转的条件下,时钟信号 的频率有一个上限值,这个上限值就是触发器的最 高时钟频率

三、时钟触发器的最高时钟频率 fmax 触发器的状态改变总是需要一定的时间。当时钟信 号频率升高到一定程度后,触发器就来不及翻转了。 显然,在确保触发器可靠翻转的条件下,时钟信号 的频率有一个上限值,这个上限值就是触发器的最 高时钟频率

点击下载完整版文档(PPT)VIP每日下载上限内不扣除下载券和下载次数;
按次数下载不扣除下载券;
24小时内重复下载只扣除一次;
顺序:VIP每日次数-->可用次数-->下载券;
已到末页,全文结束
相关文档

关于我们|帮助中心|下载说明|相关软件|意见反馈|联系我们

Copyright © 2008-现在 cucdc.com 高等教育资讯网 版权所有