2.1.1 用真值表证明下列恒等式 (3) A B AB AB  = + （A⊕B）=AB+AB

一、提高触发器的工作可靠性， 二、增强抗干扰能力

分析清楚时序电路的输入条件和输出条件，确定有多少种 输入信息的历史情况，由相应的电路状态记忆，从而确定 原始状态图的状态数 把每一个状态作为电路当时所处的现在状态，根据设计要 求和各种可能的输入情况，确定该时刻的现在的输出和下 一时刻电路的下一个状态，画出状态转换线，注明输入和 输出，完成原始状态图。可多设几个状态，不要发生遗漏 和错误

输入信号为双端的情况下，JK触发器的逻辑功能最为完善。 输入信号为单端的情况下，D触发器用起来最方便

缩小电路的体积、减小连线、提高电路的可靠性，使设计的 工作量大为减少 多路选择器、译码器、全加器和只读存储器 逻辑函数式对照法

清华大学：《逻辑设计与数字系统》课程教学资源（PPT课件）减法电路

一、数字逻辑电路 ⒈数字信号 ⑴ 数字量： ⑵数字信号：

《电子线路基础》PPT课件_组合逻辑电路——数字电路（1/2）

《电子线路基础》PPT课件_组合逻辑电路——数字电路（2/2）

4．1．2 组合逻辑电路及输入波形（A.B）如图题 4.1.2 所示，试写出输出端的逻辑表达式 并画出输出波形