脉冲与数字电路实验的目的是:培养学生掌握脉冲与数字电路的实验技能,掌握集成 电路的使用规则和实验电路的布线方法。要求学生在实验原理指导下,熟悉和掌握常用 中、大规模集成电路的功能和在实际中应用的方法,具备基本电路的设计能力

复旦大学电子工程系：数字逻辑基础_第5章 异步时序电路

清华大学：数字逻辑_常用的中规模组合逻辑电路

第一节 寄存器 第二节 计数器 第三节 一般时序电路

6.1时序逻辑电路的分析与设计方法 6.2计数器 6.3寄存器 6.4顺序脉冲发生器

第一节 寄存器 第二节 计数器 第三节 一般时序电路

一、布尔代数 二、 逻辑门 三、组合逻辑电路 四、时序电路

4.1 编码器 4.2 译码器 4.3 数据选择器 4.4 半加器与全加器 4.5 集成组合电路的扩展

第5章通用时序电路模块及应用 5.4计数器 一、计数器是按预定状态序列变化以表征触发时钟脉冲输入个数的时序逻辑模块。 二、计数器主要由触发器构成,附加逻辑除使触发器按预定状态序列变化,还使计数器具有清0、使能、加载等功能。 三、在数据的寄存上寄存器与计数器相似。寄存器着重于数据的存储与操作,计数器强调数据序列变化,其在数字系统的操作控制方面有重要应用

广东海洋大学：《数字电子技术》课程教学资源（授课计划）教案15 6．1 时序逻辑电路的特点和逻辑功能的描述 6．2 时序逻辑电路的分析方法