第4章组合逻辑电路 第4章组合逻辑电路 41组合逻辑电路的分析 2组合逻辑电路的设让 43常用MSI组合逻辑器件及应用 44组合逻辑电路中的竞争与冒险 BACK
第4章 组合逻辑电路 第 4 章 组合逻辑电路 4.1 组合逻辑电路的分析 4.2 组合逻辑电路的设计 4.3 常用MSI组合逻辑器件及应用 4.4 组合逻辑电路中的竞争与冒险
第4章组合逻辑电路 4.1组合逻辑电路的分析 所谓逻辑电路的分析,就是找出给定逻辑电路输出和 输入之间的逻辑关系,并指出电路的逻辑功能。分析过 程一般按下列步骤进行: ①根据给定的逻辑电路,从输入端开始,逐级推导 出输出端的逻辑函数表达式。 ②根据输出函数表达式列出真值表 ③用文字概括出电路的逻辑功能
第4章 组合逻辑电路 4.1 组合逻辑电路的分析 所谓逻辑电路的分析，就是找出给定逻辑电路输出和 输入之间的逻辑关系，并指出电路的逻辑功能。分析过 程一般按下列步骤进行： ① 根据给定的逻辑电路，从输入端开始，逐级推导 出输出端的逻辑函数表达式。 ② 根据输出函数表达式列出真值表。 ③ 用文字概括出电路的逻辑功能
第4章组合逻辑电路 【例4-1】分析图4-2所示组合逻辑电路的逻辑功能。 解:根据给出的逻辑图,逐级推导出输出端的逻辑函 数表达式: P= AB. P=BC. P=AC F=P·P·B=AB.BC.AC=AB+BC+AC
第4章 组合逻辑电路 【例4-1】 分析图4-2所示组合逻辑电路的逻辑功能。 解：根据给出的逻辑图， 逐级推导出输出端的逻辑函 数表达式： F P P P AB BC AC AB BC AC P AB P BC P AC = = = + + = = = 1 2 3 1 2 3 ,
第4章组合逻辑电路 B F C 图4-2
第4章 组合逻辑电路 & & & & P2 P1 P3 F A B C 图 4- 2
第4章组合逻辑电路 表4-1例4-1真值表 AB C 000 0 0 0 由真值表可以看出,在三个输入变量中,只要有两个或 两个以上的输入变量为1,则输出函数F为1,否则为0,它表 示了一种“少数服从多数”的逻辑关系。因此可以将该电路 概括为:三变量多数表决器
第4章 组合逻辑电路 表 4-1 例4-1真值表 A B C F 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 0 1 0 1 1 1 由真值表可以看出，在三个输入变量中，只要有两个或 两个以上的输入变量为1，则输出函数F为1，否则为0，它表 示了一种“少数服从多数”的逻辑关系。因此可以将该电路 概括为：三变量多数表决器
第4章组合逻辑电路 例4-2】分析图4-3(ωa)所示电路,指出该电路的逻辑功能。 & B 加 器 图4-3例4-2电路 (a)一位全加器;(b)一位全加器符号
第4章 组合逻辑电路 【例4-2】分析图4-3(a)所示电路，指出该电路的逻辑功能。 图 4-3 例4-2 (a) 一位全加器； (b) 一位全加器符号 ＝ 1 & ≥ 1 1 Ai Bi Ci S i Ci+1 (a) 全 加 器 Si Ci+1 Ai Bi Ci (b) ＝ 1
第4章组合逻辑电路 解: ①写出函数表达式。 ABOC (A e BC+AB ②列真值表。表4-2例4-2真值表 A:B. C i+1 000 000 010 011 10 l11
第4章 组合逻辑电路 解： ① 写出函数表达式。 i i i i i i i i i i C A B C AB S A B C = + = + ( ) 1 ② 列真值表。 Ai Bi Ci Ci+1 Si 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 0 1 0 1 1 0 0 1 1 0 1 0 1 1 表 4 - 2 例4 - 2真值表
第4章组合逻辑电路 ③分析功能。 由真值表可见,当三个输入变量A1、B1、C中有一个为 1或三个同时为1时,输出S=1,而当三个变量中有两个或 两个以上同时为1时,输出C11=1,它正好实现了A、B、 三个一位二进制数的加法运算功能,这种电路称为一位全 加器。其中,A1、B分别为两个一位二进制数相加的被加数、 加数,C为低位向本位的进位,S为本位和,C计1是本位向 高位的进位。一位全加器的符号如图4-3(b)所示。 如果不考虑低位来的进位,即C产0,则这样的电路称 为半加器,其真值表和逻辑电路分别如表4-3和图4-4所示
第4章 组合逻辑电路 ③ 分析功能。 由真值表可见，当三个输入变量Ai、Bi、Ci中有一个为 1或三个同时为1时，输出Si=1，而当三个变量中有两个或 两个以上同时为1时，输出Ci+1 =1，它正好实现了Ai、Bi、Ci 三个一位二进制数的加法运算功能，这种电路称为一位全 加器。其中，Ai、Bi分别为两个一位二进制数相加的被加数、 加数， Ci为低位向本位的进位，Si为本位和，Ci+1是本位向 高位的进位。一位全加器的符号如图4 - 3(b)所示。 如果不考虑低位来的进位，即Ci =0，则这样的电路称 为半加器，其真值表和逻辑电路分别如表4-3和图4-4所示
第4章组合逻辑电路 表4-3半加器真值表 I C+I S, 0 B010 000 0 B & 图44半加器
第4章 组合逻辑电路 表 4-3 半加器真值表 Ai Bi Ci+1 Si 0 0 0 1 1 0 1 1 0 0 0 1 0 1 1 0 图 4-4 半加器 & Ai Bi Si Ci+1 ＝ 1
第4章组合逻辑电路 42组合逻辑电路的设计 工程上的最佳设计,通常需要用多个指标去衡量, 主要考虑的问题有以下几个方面: ①所用的逻辑器件数目最少,器件的种类最少,且 器件之间的连线最简单。这样的电路称“最小化”电路。 ②满足速度要求,应使级数尽量少,以减少门电路 的延迟。 ③功耗小,工作稳定可靠
第4章 组合逻辑电路 4.2 组合逻辑电路的设计 工程上的最佳设计，通常需要用多个指标去衡量， 主要考虑的问题有以下几个方面： ① 所用的逻辑器件数目最少，器件的种类最少，且 器件之间的连线最简单。这样的电路称“最小化”电路。 ② 满足速度要求，应使级数尽量少，以减少门电路 的延迟。 ③ 功耗小，工作稳定可靠