2.1组合逻辑电路的分析与设计方法 2.2加法器 2.3数值比较器 2.4编码器 2.5译码器 2.6数据选择器 2.7数据分配器 2.8只读存储器(ROM) 2.9可编程逻辑器件(PLD)

本节主要介绍如何用代数法将逻辑函数简化为最简 与-或式。掌握了最简与－或式的方法，就可以利用对偶 规则化简逻辑函数为最简或－与表达式

3.1 概述 3.2 组合逻辑电路的基本分析和设计方法 3.3 若干常用的组合逻辑电路 3.4 组合电路中的竞争－冒险

2.1 概述 2.2 分立元件门电路 2.3 TTL集成门电路 2.4 MOS门电路 2.5 TTL电路与CMOS电路的接口 2.6 门电路的VHDL描述

组合逻辑电路的分析,就是将电路图上的连接,转化为易于归纳的形式,进而了解电路的功能。分析步骤如下: (1)从输入向输出逐级推导,得到最终的输出表达式 (在这个过程中,有时可以设几个中间变量) (2)表达式化简。 (3)由逻辑表达式列出真值表

译码器的工作过程与编码器相反,它将二进制编码 翻译成不同的硬件输出组合

6.4 计数器 6.4.1 异步计数器 6.4.2 同步计数器

一、实验目的 l．掌握 CMOS 集成门电路的逻辑功能和器件的使用规则。 2．学会 CMOS 集成门电路主要参数的测试方法 二、实验原理 1．CMOS 集成电路是将 N 沟道 MOS 晶体管和 P 沟道 MOS 晶体管同时用于一个集成电路中，成为组合二种沟道 MOS 管性能的更优良的集成电路，CMOS 集成电路的

《数字电路》课程电子教案（PPT课件讲稿）第二章 逻辑函数及其简化（2/2）

第五节 译码器和数据分配器 第六节 数据选择器 第七节 数据比较器