1、时序逻辑电路的特点、功能表示方法、分类； 2、时序逻辑电路基本分析方法、设计方法； 3、常用时序逻辑电路

6.1 概述 6.2 时序逻辑电路的分析 6.3 时序逻辑电路的设计 6.4 常用时序逻辑电路

5.1 异步时序逻辑电路的特点及模型 5.2 脉冲异步时序逻辑电路 5.3 电平异步时序逻辑电路的分析与设计

一、重要的时序电路模块( SEQUENTIAL CIRCUIT MODELS)是构成数字系统和计算机的重要组成部分,主要是寄存器和计数器。 二、寄存器常用于数字系统中数据的暂存和传输。计数器除用于计数外,还对时序电路操作序列的跟踪和控制发挥重要作用。它们同时 都是构成CPU的重要基础模块。 三、通用时序电路模块由门电路与触发器组合构成,其特点是由多个或多级相同的单元电路构成。 四、这些模块可用于构造标准的TTL器件,也可作为VLS设计库中的功能块

1、时序逻辑电路的特点、功能表示方法、分类； 2、时序逻辑电路基本分析方法、设计方法； 3、常用时序逻辑电路

4.1概述 4.1.1时序逻辑电路的分类 4.1.2时序逻辑电路的分析 4.2常见的时序逻辑电路

一． 时序分析的基本概念和术语 二． Quartus II中的时序约束设置 三． Quartus II中的时序分析 四． Quartus II中的编译报告 五． FPGA芯片的时序指标举例

时序逻辑电路的分析 常用的时序逻辑电路 时序逻辑电路的设计

设计方法与同步时序逻辑电路相似，但如果触发器有时钟控制端的话应将其作为激励来考虑，并注意脉冲异步时序电路对输入脉冲的两个限制条件

组合逻辑电路基本单元——门电路，没有记忆功能； 时序逻辑电路基本单元——触发器，有记忆功能。 时序电路结构框图如图 5.2 所示。 时序逻辑电路由组合电路和存储电路两部分构成