5.1 4位加法计数器的VHDL描述 5.2不同工作方式的时序电路设计 5.3 数据对象DATA OBJECTS

6.1 概述 6.2 时序电路的分析方法 6.3 若干常用的时序逻辑电路 6.4 时序逻辑电路的设计方法 6.6用multisim分析时序逻辑电路

计算机电路的基础是时序电路，利 用计算机实现计时和计数的工作任务， 对计算机是最容易的事。在检测和控制 中，大多数时候都要求进行定时和计数 处理，所以定时器／计数器在计算机中 是必不可少的

第一节 寄存器 第二节 计数器 第三节 一般时序电路

5.1 时序电路概述 5.2 基本触发器 5.3 集成触发器 5.4 时序图的绘制

时序电路由组合电路和存储电路组成。其输出不仅取决于当时的输 入，还与过去的状态有关

分析清楚时序电路的输入条件和输出条件，确定有多少种 输入信息的历史情况，由相应的电路状态记忆，从而确定 原始状态图的状态数 把每一个状态作为电路当时所处的现在状态，根据设计要 求和各种可能的输入情况，确定该时刻的现在的输出和下 一时刻电路的下一个状态，画出状态转换线，注明输入和 输出，完成原始状态图。可多设几个状态，不要发生遗漏 和错误

5-4 试分析下图时序电路的逻辑功能、画出波形图并列出输出状态表（设初态为 000）

Mealy 状态机设计要点： 设定若干状态； 用输入和状态控制进程； 用 case 语句分别选择每一个状态； 用 if 语句确定输入条件，指定相应的下一状态和输出值； 输出立即赋值（使用一个进程）；

组合逻辑电路：当前的输出仅取决于当前的输入，与电 路过去的状态无关。例如各种门电路等。 时序逻辑电路：任一时刻的输出信号不但取决于当时的 输入信号，而且还取决于电路原来的状态，与以前的输入有关