第7章集成时序电路的应用 学习要点 计数器、寄存器的分类 集成计数器芯片的功能分析及其应用 集成寄存器芯片的功能分析及其应用
第7章 集成时序电路的应用 学习要点： •计数器、寄存器的分类 •集成计数器芯片的功能分析及其应用 •集成寄存器芯片的功能分析及其应用
第章集成时序电路的应用 71计数器 72寄存器 退出
第7章 集成时序电路的应用 7.1 计数器 7.2 寄存器 退 出
7.1计数器 7.1.计数器的分类 7.12集成同步计数器功能分析及应用 7.13集成异步计数器功能分析及应用
7.1 计数器 7.1.1 计数器的分类 7.1.2 集成同步计数器功能分析及应用 7.1.3 集成异步计数器功能分析及应用
计数器: 用于实现累计输入脉冲个数功能的 时序电路。 计数器在运行时,所经历的状态是 周期性的,即总是在有限个状态中循环, 将一次循环所包括的状态总数称作计数 器的“容量”或模 除计数功能外,计数器还可用于定 时、分频、测速、程序控制等
计数器在运行时，所经历的状态是 周期性的，即总是在有限个状态中循环， 将一次循环所包括的状态总数称作计数 器的“容量”或“模” 。 计数器： 用于实现累计输入脉冲个数功能的 时序电路。 除计数功能外，计数器还可用于定 时、分频、测速、程序控制等
7.11计数器的分类 按CP脉冲输入方式可分为: 同步计数器、异步计数器 按逻辑功能可分为: 加法计数器、减法计数器、可逆计数器 按计数的进制可分为: 二进制计数器、非二进制计数器 按计数集成度可分为: 小规模集成计数器、中规模集成计数器 说明:二进制计数器的模是2的整数次幂,即满足模 N=2"(n代表计数器中触发器的个数);而非二进制计 数器的模是任意整数
7.1.1 计数器的分类 按CP脉冲输入方式可分为: 同步计数器、异步计数器 按逻辑功能可分为： 加法计数器、减法计数器、可逆计数器 按计数的进制可分为： 二进制计数器、非二进制计数器 按计数集成度可分为： 小规模集成计数器、中规模集成计数器 说明：二进制计数器的模是2的整数次幂，即满足模 N=2n（n代表计数器中触发器的个数）；而非二进制计 数器的模是任意整数
7.12集成同步计数器的功能分析及应用 常用集成同步计数器芯片 型号 功能 型号 功能 74LS1604位十进制同步计数器(异步清除)741S190 4位十进制可逆同步计数器 74LS1614位二进制同步计数器(异步清除)74LS191 位二进制可逆同步计数器 74LS1624位十进制同步计数器(同步清除)74IS1924位十进制可逆同步计数器(双时钟) 74S1634位二进制同步计数器(同步清除)74LS193 位二进制可逆同步计数器(双时钟)
7.1.2 集成同步计数器的功能分析及应用 常用集成同步计数器芯片 型 号 功 能 型 号 功 能 74LS160 4位十进制同步计数器（异步清除） 74LS190 4位十进制可逆同步计数器 74LS161 4位二进制同步计数器（异步清除） 74LS191 4位二进制可逆同步计数器 74LS162 4位十进制同步计数器（同步清除） 74LS192 4位十进制可逆同步计数器（双时钟） 74LS163 4位二进制同步计数器（同步清除） 74LS193 4位二进制可逆同步计数器（双时钟）
1、集成同步计数器74LS161 74LS161是同步四位二进制加法计数器 其逻辑符号如下所示: LSB MSB Cr:异步清零控制端,低电平有效。 LD:同步置数控制端,低电平有效。 0.000 P、T:计数控制端 Oc:进位输出端,高电平有效。 74LS|61 CP→FCP A、B、C、D:预置数端 Cr A B C D LD Q、Qc、QB、QA:计数输出端 LSB:最低位 MSB MSB:最高位
1、集成同步计数器74LS161 74LS161是同步四位二进制加法计数器 其逻辑符号如下所示： Cr：异步清零控制端，低电平有效。 LD：同步置数控制端，低电平有效。 P、T：计数控制端 OC：进位输出端，高电平有效。 A、B、C、D：预置数端 LSB：最低位 MSB：最高位 QD、QC、QB、QA：计数输出端
74LS161功能表 输入 输出 功能 CP Cr LD P T A C D La B c p 0×× 0000 异步清零 10× AB C D A B C D 同步置数 110 ×× 2a 2b 2c 2p 保持 ×0 ×× 2a b 2c 2p ×X 对CP计数 增1计数
74LS161功能表 输 入 输 出 功 能 CP Cr LD P T A B C D QA QB QC QD × 0 × × × × × × × 0 0 0 0 异步清零 A B C D A B C D 同步置数 × 1 1 0 × × × × × QA QB QC QD 保持 × 1 1 × 0 × × × × QA QB QC QD × × × × 对CP计数 增1计数 1 0 × × 1 1 1 1
1、计数输出端由高位到低位依次为Q、Qc、QB、QA,每位 的权值分别为8、4、2、1。 2、当Cx=0时,输出a的Q不管处于何种状态将全部清 零,且不需要P脉冲的控制(即清零与无关),称其为异 步清零,因而在用端构成各种计数器时,存在过渡状态 主3、当LD0时,只有当CP上升沿到来时,才能将B端的预置 要数送入计数器(64%由于预置数必须在《的作 特 各种计数器时,不会有过渡态。 点 4、当的马马Q=1115时,q输出为高电平1,即送出进位 信号1;除此之外①均输出低电平。 5、在Or=LD=1(即清零和置数功能无效)的前提下,若P=T =1,则在CP上升沿的作用下,计数器实现同步四位二进制加 法计数。 6、在Or=LD=1状态下,若?有一个为0或都为0,则 计数器处于保持状态,即输出马马端状态保持不变
主 要 特 点 1、计数输出端由高位到低位依次为QD、QC、QB、QA，每位 的权值分别为8、4、2、1。 2、当Cr = 0时，输出QD Q C Q B Q A不管处于何种状态将全部清 零，且不需要CP 脉冲的控制（即清零与CP无关），称其为异 步清零，因而在用Cr 端构成各种计数器时，存在过渡状态。 3、当LD=0时，只有当CP上升沿到来时，才能将DCBA端的预置 数送入计数器，使QD QC QB QA = DCBA。由于预置数必须在CP的作 用下才能完成送数功能，故称其为同步置数，在用LD 端构成 各种计数器时，不会有过渡态。 4、当QD QC QB QA =1111即15时，OC输出为高电平1，即送出进位 信号1；除此之外OC均输出低电平。 5、在Cr =LD=1（即清零和置数功能无效）的前提下，若P=T =1，则在CP上升沿的作用下，计数器实现同步四位二进制加 法计数。 6、在Cr = LD = 1状态下，若P与T中有一个为0或都为0，则 计数器处于保持状态，即输出QD QC QB QA端状态保持不变
利用74LS161构成任意进制计数器 反馈归零法:是利 用异步清零端Cr和 与非门,将模N所 2a B Oc OD 1248 对应的输出二进制 74LS161 CP CP 代码中等于“1”的 Cr AB CD LD 输出端,通过与非 门反馈到异步清零 端Cr,使输出回零 0000 0001—-0010—0011 0100 即与非门各条连线 的权值之和应等于(0过渡态 要求的计数模值N, 1001 1000—-0111—0110—0101 可简单记为 反馈数三计数模N 74LS161反馈归零法构成的十进制计数器 (a)十进制计数器逻辑电路;(b状态图
利用74LS161构成任意进制计数器 反馈归零法：是利 用异步清零端Cr和 与非门，将模N所 对应的输出二进制 代码中等于“1”的 输出端，通过与非 门反馈到异步清零 端Cr，使输出回零。 即与非门各条连线 的权值之和应等于 要求的计数模值N， 可简单记为 反馈数 = 计数模N 74LS161反馈归零法构成的十进制计数器 (a)十进制计数器逻辑电路；(b)状态图