第2章集成逻辑门 学习要点: 典型TTL逻辑门的内部组成及工作原理 常用CMOS门的组成 常用集成逻辑门系列及使用注意事项
第2章 集成逻辑门 学习要点： •典型TTL逻辑门的内部组成及工作原理 •常用CMOS门的组成 •常用集成逻辑门系列及使用注意事项
第2章集成逻辑门 21TTL与非门 态门 22OC门和三态 23CMOS集成逻辑门 24集成逻辑门的使用 退出
第2章 集成逻辑门 退出 2.1 TTL与非门 2.2 OC门和三态门 2.3 CMOS集成逻辑门 2.4 集成逻辑门的使用
2.1TT与了7 21.1TTL与非门的工作原理 21,2TT与非门的电压传输特性及主要参数
2.1 TTL与非门 2.1.1 TTL与非门的工作原理 2.1.2 TTL与非门的电压传输特性及主要参数
集成电路是把若干个有源器件和无源器件 及其导线,按照一定的功能要求制作在同 块半导体芯片上的产品 目前,最常用的集成逻辑门电路是TTL门和 CMOS门,但是不管用哪种技术实现,逻辑门 电路的逻辑功能都是相同的
集成电路是把若干个有源器件和无源器件 及其导线，按照一定的功能要求制作在同 一块半导体芯片上的产品 目前，最常用的集成逻辑门电路是TTL门和 CMOS门，但是不管用哪种技术实现，逻辑门 电路的逻辑功能都是相同的
21TTL与非门 TTL门电路是目前双极型数字集成电路中使用最多 的一种,由于这种数字集成电路的输入端和输出端的 结构形成都采用了半导体三极管,所以一般称为晶体 管—晶体管逻辑门电路,简称TTL门电路。 211TTL与非门的工作原理 1.电路组成 下图所示是TTL与非门的基本电路,它由三部分组成
2.1 TTL与非门 TTL门电路 是目前双极型数字集成电路中使用最多 的一种，由于这种数字集成电路的输入端和输出端的 结构形成都采用了半导体三极管，所以一般称为晶体 管—晶体管逻辑门电路，简称TTL门电路。 2.1.1 TTL与非门的工作原理 1．电路组成 下图所示是TTL与非门的基本电路，它由三部分组成
+C(+5V) R 100c R 750c 2 3ks ABC VT 2 R R 3609 3kQ 输入级 中间级 输出级
输入级 中间级 输出级
2.工作原理 (1)输入端A、B、C中至少有一个为低电平的情况。当输 入端至少有一个为低电平时,VT的发射结正向导通,其基 极电位UB=V。要使VT1集电结以及VT2和VT5发射结导通, 必须使3个N结正偏,即VT1的基极电位UB=2V,现在 UB仅为1V,故VT2、VT5截止,它的集电极电位约等于电 源电压5V,因此ⅥT3、VT4构成的复合三极管必然导通, VT4的输出端Y电位UOH=507-07=3.6V,即输出高电平 (3.6V)
2．工作原理 （1）输入端A、B、C中至少有一个为低电平的情况。当输 入端至少有一个为低电平时，VT1的发射结正向导通，其基 极电位UB=1V。要使VT1集电结以及VT2和VT5发射结导通， 必须使3个PN结正偏，即VT1的基极电位UB＝2.1V， 现在 UB仅为1V，故VT2、VT5截止，它的集电极电位约等于电 源电压5V，因此VT3、VT4构成的复合三极管必然导通， VT4的输出端Y的电位UOH=5-0.7-0.7=3.6V，即输出高电平 （3.6V）
(2)输入端A、B、C全为高电平(36V)的情况。 当输入端全部接高电平(3.6V)时,VT1的基极电位UB最高 也不超过21V,因为此时VT1集电结以及VT2、VT5发射结把 VTⅠ基极电位限制在2.1V,故ⅤT1发射结反偏截止。而VT2、 VT5基极有电流就饱和,所以VT5的输出端Y的电位UoL=0.3V, 即输出低电平。 下表列出了在输入不同的情况下TIL与非门各管的状态 输入 VT 2 3 VT 4 VT 输出 至少一个低电平 深度饱和 截止微饱和导通 截止 高电平 全为高电平 倒置运用 饱和 微导通截止 饱和 低电平 注意:倒置运用时晶体管发射结反偏,集电结正偏,电流放大倍数只有 0.05左右
（2）输入端A、B、C全为高电平（3.6V）的情况。 当输入端全部接高电平（3.6V）时，VT1的基极电位UB最高 也不超过2.1V，因为此时VT1集电结以及VT2、VT5发射结把 VT1基极电位限制在2.1V，故VT1发射结反偏截止。而VT2、 VT5基极有电流就饱和，所以VT5的输出端Y的电位UOL=0.3V， 即输出低电平。 下表列出了在输入不同的情况下TTL与非门各管的状态。 输入 VT1 VT2 VT3 VT4 VT5 输出 至少一个低电平 深度饱和 截止 微饱和 导通 截止 高电平 全为高电平 倒置运用 饱和 微导通 截止 饱和 低电平 注意：倒置运用时晶体管发射结反偏，集电结正偏，电流放大倍数只有 0.05左右
数字电路中规定电压值大于2.7V为高电平,即通常所认为的 此可将上表中输入输出情况列出真值表如下所。据 “13;电压值小于0.5V为低电平,即通常所认为的“03 与非门的逻辑真值表 C A0000 B0011
数字电路中规定电压值大于2.7V为高电平，即通常所认为的 “1”；电压值小于0.5V为低电平，即通常所认为的“0”。据 此可将上表中输入输出情况列出真值表如下所示。 与非门的逻辑真值表 A B C Y 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 0
根据真值表可以得到与非门电路的逻辑表达式为 Y= ABC (3)输入端悬空时的情况。输入端全部悬空或某一输入端悬 空的效果同输入端接入逻辑高电平1相同,即悬空相当于1 实际电路中,虽然输入端悬空相当于逻辑1,但易引入干扰, 较好的办法是将悬空端直接接电源VC或把多余端与其他端并 联使用
根据真值表可以得到与非门电路的逻辑表达式为 Y ABC = （3）输入端悬空时的情况。输入端全部悬空或某一输入端悬 空的效果同输入端接入逻辑高电平1相同，即悬空相当于1。 实际电路中，虽然输入端悬空相当于逻辑1，但易引入干扰， 较好的办法是将悬空端直接接电源VCC或把多余端与其他端并 联使用