一、数据分配器 数据分配器是实现将数据源传来的数据分配到不同通道上的电路,它类似于一个单刀多掷开关,其示意图,如图所示,它是根据地址选

21.1数字电路概述 21.2晶体管的开关特性 21.3分立元件门电路 21.4TTL门电路 21.5MOS门电路 21.6逻辑代数 21.7组合逻辑电路的分析与综合 21.8加法器 21.9编码器 21.10译码器及显示电路 21.11数据分配器及数据选择器

4.1编码器 4.2译码器 4.3数据选择器 4.4数值比较器 4.5加法器

2.1组合逻辑电路的分析与设计方法 2.2加法器 2.3数值比较器 2.4编码器 2.5译码器 2.6数据选择器 2.7数据分配器 2.8只读存储器(ROM) 2.9可编程逻辑器件(PLD)

1、组合逻辑电路基础 布尔代数基本公式,逻辑门,卡诺图 2、计算机中常用的组合逻辑电路 一位加法器,译码器,编码器,多路选择器等 3、时序逻辑电路 D锁存器,D触发器,寄存器 4、时序逻辑电路设计 有限状态机,七段显示十进制数双向计数器设计 5、可编程序逻辑阵列(器件)简介 PLA, PLD

实验一可编程ASIC使用初步 一、实验目的: 1、过本次实验掌握EDA实验箱的使用方法。 2、将给出的数据选择器、数据比较器等程序下载到实验箱中进一步了解实验箱中按键、发光管、数码管的具体使用方法。 3、掌握常用组合逻辑电路的VHDL语言设计方法

4.1概述(组合逻辑电路的特点和功能描述) 4.2组合逻辑电路的分析方法和设计方法 4.3若干常用的组合逻辑电路 编码器、译码器、 数据选择器、加法器、数值比较器 4.4组合逻辑电路中的竞争冒险现象 成因、检查和消除方法

第6章组合逻辑电路 一、概述 二、组合逻辑电路的分析和设计方法 三、编码器 四、译码器 五、数据选择器与数据分配器 六、加法器和数值比较器 七、组合逻辑电路中的竞争冒险 八、本章小结

第21章门电路和组合逻辑电管电路 21.1脉冲信号 21.2晶体管的开关作用 21.3分立元件门电路 21.4TTL门电路 21.5MOS门电路 21.6逻辑代数 21.7组合逻辑电路的分析与综合 21.8加法器 21.9编码器 21.10译码器和数字显示 21.10数据分配器和数据选择器 21.12应用举例

9.1 门电路 9.1.1 模拟电路与数字电路的区别 9.1.2 基本门电路 9.1.3 复合门电路 9.1.4 集成门电路 9.2 组合逻辑电路分析基础 9.2.1 计数制与代码 9.2.2 逻辑函数的化简 9.2.3 组合逻辑电路 9.3 编码器 9.4 译码显示电路 9.5 数值比较器和数据选择器