数字逻辑电路 李中发制作 中国水利水电出版社
数字逻辑电路 李中发 制作 中国水利水电出版社
第5章常用组合逻辑部件 学习要点 ●掌握组合逻辑电路的分析方法与设计方法。 ●掌握利用二进制译码器和数据选择器进行 逻辑设计的方法。 ●理解加法器、编码器、译码器等组合逻辑 电路的工作原理和逻辑功能。 ●了解加法器、编码器、译码器、数据选择 器等中规模集成电路的使用方法。 ●了解组合逻辑电路中的竞争冒险现象及其 消除方法
学习要点 ⚫掌握组合逻辑电路的分析方法与设计方法。 ⚫掌握利用二进制译码器和数据选择器进行 逻辑设计的方法。 ⚫理解加法器、编码器、译码器等组合逻辑 电路的工作原理和逻辑功能。 ⚫了解加法器、编码器、译码器、数据选择 器等中规模集成电路的使用方法。 ⚫了解组合逻辑电路中的竞争冒险现象及其 消除方法。 第5章 常用组合逻辑部件
第5章常用组合逻辑部件 5.1加法器 5,2数值比较器 53编码器 54译码器 55数据选择器 56数据分配器 退出
第5章 常用组合逻辑部件 5.1 加法器 5.2 数值比较器 5.3 编码器 5.4 译码器 5.5 数据选择器 5.6 数据分配器 退出
5.1加法器
5.1 加法器
511半加器和全加器 l、半加器 能对两个1位二进制数进行相加而求得和及进位的逻辑 电路称灯半加器。 半加器真值表本位 的和B0 加数 向高 000 位的 进位 半加器电路图 S-AB+AB=AOB B, CO Ci=B 半加器符号
1、半加器 5.1.1 半加器和全加器 能对两个1位二进制数进行相加而求得和及进位的逻辑 电路称为半加器。 半加器真值表 Ai Bi Si Ci 0 0 0 1 1 0 1 1 0 0 1 0 1 0 0 1 i i i i i i i i i i C A B S A B A B A B = = + = =1 & Ai Bi Si Ci Ai Bi Si Ci ∑ CO 半加器符号 半加器电路图 加数 本位 的和 向高 位的 进位
2、全加器 能对两个1位二进制数进行相加并考虑低位来的进位,即相当 于3个位二进制数相加,求得和及进位的逻辑电路称近全加器。 A B a B. C 00 000 00 00 0 S的末 01S=m+m2+m2+m=4BC1 0 A B 01 00 01 10 01 的卡诺图 A1、B:加数,C1低位 来的进位,S:本位的和, =m+m,+ A B C;:向高位的进位。 =(A B)C-+ A B
2、全加器 能对两个1位二进制数进行相加并考虑低位来的进位，即相当 于3个1位二进制数相加，求得和及进位的逻辑电路称为全加器。 Ai Bi Ci -1 Si Ci 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 1 0 1 0 0 1 1 0 0 1 0 1 1 1 Ai Bi Ci-1 00 01 11 10 0 0 1 0 1 1 1 0 1 0 Si 的卡诺图 Ai Bi Ci-1 00 01 11 10 0 0 0 1 0 1 0 1 1 1 Ci 的卡诺图 i = m1 + m2 + m4 + m7 = Ai Bi Ci−1 S i i i i i i i i A B C A B C m m A B = + = + + −1 3 5 ( ) Ai、Bi：加数， Ci-1：低位 来的进位，Si：本位的和， Ci：向高位的进位
全加器的逻辑图和遇辑号 S=m,+m2+m4+m,=ABCi+ABC-+AB Ci+ABCi-l A (BC+BC+A (BC+BCi=A(B0Ci-)+A(BoCi-l -AB 0Ci-I C=m3 +ms+AB=ABC+ABCi-+AB=(AB+AB)C+ AB (A OB)Ci+ AB A FA B (b)曾用符号 & B & CI CC (a)逻辑图 (c)国标符号
i i i i i i i i i i i i i i i i i i i i i i A B C AB C m m AB ABC ABC AB AB AB C AB = + = + + = + + = + + − − − − 1 3 5 1 1 1 ( ) ( ) 全加器的逻辑图和逻辑符号 = 1 & & Ai Bi Ci-1 Si Ci (a) 逻辑图 (c) 国标符号 Ai Bi Ci-1 Si Ci Ai Bi Ci-1 Si Ci (b) 曾用符号 CI CO ∑ & = 1 F A 1 1 1 1 1 1 1 1 2 4 7 1 1 1 1 ( ) ( ) ( ) ( ) − − − − − − − − − − − = = + + + = + = + + + = + + + i i i i i i i i i i i i i i i i i i i i i i i i i i i i i i i i A B C A BC BC A BC BC A B C A B C S m m m m A BC A BC A BC A BC
用与门和式门实现 S=ABC+ABC+AB Ci+ABCi- As& B+AC:,+B c B
Ci = Ai Bi + Ai Ci−1 + Bi Ci−1 用与门和或门实现 i = Ai Bi Ci−1 + Ai Bi Ci−1 + Ai Bi Ci−1 + Ai Bi Ci−1 S Si Ci 1 1 1 Ai Bi Ci-1 & & & & & & & & &
用与或非门实现 先求S和C;。为此,合并值为0的最小项。 01 10C 0 S的卡诺图 C;的卡诸图 S, =ABC- +ABC+ ABC-+A C- C-A B+AC-+BC 再取反,得: -S=AB C+AB Ci+ABC+ABCi-l C=AB+AC+B
用与或非门实现 Ai Bi Ci-1 00 01 11 10 0 0 1 0 1 1 1 0 1 0 Si 的卡诺图 Ai Bi Ci-1 00 01 11 10 0 0 0 1 0 1 0 1 1 1 Ci 的卡诺图 i = Ai Bi Ci−1 + Ai Bi Ci−1 + Ai Bi Ci−1 + Ai Bi Ci−1 S Ci = Ai Bi + Ai Ci−1 + Bi Ci−1 先求Si和Ci。为此，合并值为0的最小项。 再取反，得： i = i = Ai Bi Ci−1 + Ai Bi Ci−1 + Ai Bi Ci−1 + Ai Bi Ci−1 S S Ci = Ci = Ai Bi + Ai Ci−1 + Bi Ci−1
S=ABC+ABC-+ABC-+ ABC -AB+AC+B C C 1 C
Ci Si & ≥1 & ≥1 Ai Bi Ci-1 1 1 1 i = Ai Bi Ci−1 + Ai Bi Ci−1 + Ai Bi Ci−1 + Ai Bi Ci−1 S Ci = Ai Bi + Ai Ci−1 + Bi Ci−1