网站首页
校园空间
教师库
在线阅读
知识问答
大学课件
高等教育资讯网
大学课件分类
:
基础课件
工程课件
经管课件
农业课件
医药课件
人文课件
其他课件
课件(包)
文库资源
点击切换搜索课件
文库搜索结果(109)
电子科技大学:《VHDL语言与数字集成电路设计》第十四章 VHDL中的资源:库和包集合
文档格式:PPT 文档大小:144KB 文档页数:28
Library库 编译后数据的集合,存放包集合定义、实体定 义、构造体定义和配置定义,其功能相当于其 他操作系统中的目录,经过说明后,设计中就 可以使用库中的数据,实现共享;
电子科技大学:《VHDL语言与数字集成电路设计》第七章 VHDL硬件描述语言
文档格式:PPT 文档大小:179KB 文档页数:29
全方位硬件描述—从系统到电路 多种描述方式—适应层次化设计 数据类型丰富,语法严格清晰 串行和并行通用,物理过程清楚 与工艺结构无关,可用于各类EDA工具
电子科技大学:《VHDL语言与数字集成电路设计》第九章 用户定义数据类型
文档格式:PPT 文档大小:152.5KB 文档页数:34
用户定义数据类型 VHDL允许用户自行定义类型; 自定义类型的元素实际上全部来自预定义类型 用户定义类型必须在使用以前进行类型说明; 用户定义类型可以分为子类型、枚举类型和数 组3类;
电子科技大学:《电子设计自动化技术》课程教学资源(讲义课件)第三章 数字集成电路的设计过程(Top-down)
文档格式:PDF 文档大小:305.86KB 文档页数:7
系统设计:芯片的功能、尺寸、外部接口、 性能、速度、成本等; 功能设计:系统功能块分割、功能框图 信号流程图、状态转换图等 逻辑设计:各功能块的逻辑表达、逻辑电路图等 功能仿真:不考虑电路连线延时
东北大学:《电工与电子技术(模拟电路)》课程教学资源(PPT课件讲稿)第20章 门电路和组合逻辑电路
文档格式:PPT 文档大小:2.84MB 文档页数:141
1. 掌握基本门电路的逻辑功能、逻辑符号、真值 表和逻辑表达式。了解 TTL门电路的特点。 3. 会分析和设计简单的组合逻辑电路。 4. 理解加法器、编码器、译码器等常用组合逻辑 电路的工作原理和功能。 5. 学会数字集成电路的使用方法。 本章要求: 2. 会用逻辑代数的基本运算法则化简逻辑函数
北京大学微电子学系:《数字集成电路设计入门——从HDL到版图》课程教学资源(PPT课件讲稿)第二章 Verilog应用、第三章 Cadence仿真器、第四章 设计举例、第五章 Verilog的词汇约定(Lexical convention)(于敦山)
文档格式:PPT 文档大小:540.5KB 文档页数:88
一、 使用HDL设计的先进性 二、Verilog的主要用途 三、 Verilog的历史 四、如何从抽象级(levels of abstraction)理解 五、电路设计 六、Verilog描述 – 逻辑仿真算法 – 如何启动Verilog-XL和NC Verilog仿真器 – 如何显示波形 1. 进一步学习Verilog的结构描述和行为描述 2. Verilog混合(抽象)级仿真 1. 理解Verilog中使用的词汇约定 2. 认识语言专用标记(tokens) 3. 学习timescale
北京大学微电子学系:《数字集成电路设计入门——从HDL到版图》课程教学资源(PPT课件讲稿)第二章 Verilog应用、第三章 Cadence仿真器、第四章 设计举例、第五章 Verilog的词汇约定(Lexical convention)(于敦山)
文档格式:PPT 文档大小:540.5KB 文档页数:88
一、 使用HDL设计的先进性 二、Verilog的主要用途 三、 Verilog的历史 四、如何从抽象级(levels of abstraction)理解 五、电路设计 六、Verilog描述 – 逻辑仿真算法 – 如何启动Verilog-XL和NC Verilog仿真器 – 如何显示波形 1. 进一步学习Verilog的结构描述和行为描述 2. Verilog混合(抽象)级仿真 1. 理解Verilog中使用的词汇约定 2. 认识语言专用标记(tokens) 3. 学习timescale
电子科技大学:《VHDL语言与数字集成电路设计》第八章 VHDL的构造体:architecture
文档格式:PPT 文档大小:153.5KB 文档页数:33
构造体语法要点 每个构造体必须属于一个实体; 每个构造体必须有一个名称: 通常可以根据描述方式起名: str rtl beh 构造体分为两部分: is- bigin:说明语句 bigin-end:并行语句;
电子科技大学:《VHDL语言与数字集成电路设计》第六章 逻辑综合
文档格式:PPT 文档大小:212.5KB 文档页数:28
逻辑综合 逻辑综合将HD语言编写的行为模型转换 为电路结构模型(网表) 这种转换类似于C语言的编译器将C语言转 换为机器语言(二进制语言);
电子科技大学:《VHDL语言与数字集成电路设计》第十二章 VHDL中的结构设计:元件例化语句
文档格式:PPT 文档大小:154.5KB 文档页数:26
设计的要点:建立元件端口之间的连接; 元件:已经定义的电路模块(实体),可以 来自标准库中,也可以是自己或他人以前编 译过的实体; 元件的基本要点: 元件名输入/输出端口特点;
首页
上页
4
5
6
7
8
9
10
11
下页
末页
热门关键字
荧光分析
细菌学
天气分析2
提升设备
水声学原理
磨学加工
模拟信源
口语、听力
介入放射
结构
计算力学
计算机程序
会计模拟
护理药理学
横断面设计
光分析
高等数学2
复合工艺学
釜式反应器
飞行计划
法律语言学
法律基础课
二阶电路
电子点火
第+二+附属
地质灾害
测量实习
北大光华]
Widnows程序设计
web技术与应用
spss数据分析
LINUX内核分析
Laue方程
.经济学基础
OFFICE高级应用
JAVA大学教程
Fortran语言编程
3D游戏设计
JAVA面向对象语言
Labview程序设计与应用
搜索一下,找到相关课件或文库资源
109
个
©2008-现在 cucdc.com
高等教育资讯网 版权所有