合肥工业大学：《EDA技术与应用》精品课程教学资源（文献资料）Altera FPGA-CPLD设计（高级篇）目录

合肥工业大学：《EDA技术与应用》精品课程教学资源（文献资料）Altera FPGA-CPLD设计（基础篇）目录

一． 时序分析的基本概念和术语 二． Quartus II中的时序约束设置 三． Quartus II中的时序分析 四． Quartus II中的编译报告 五． FPGA芯片的时序指标举例

10.8 现场可编程门阵列 FPGA:Field Programmable Gate Array 10.9 在系统可编程器件 ISP-PLD:In System Programmability PLD

一、相关专业名词 EDA: Electronic Design Automation电子设计自动化 GAL: Generic Array Logic通用阵列逻辑 PLD: Programmable Logic Device可编程逻辑器件 cpD: Complex Programmable Logic Device复杂可编程逻辑器件

1、可多次编程、改写、擦除 2、采用CMOS EPROM、 EEPROM、 FLASH和SRAM等编程技术 3、1/0端数和内部触发器多达数百个,集成度远高于PAL和GAL

一、从传统仪器到智能仪器 仪器仪表、智能仪器、重要性认识 二、智能仪器的分类、基本结构与特点 4个层次、2种结构、3个特点 三、推动智能仪器发展的主要技术 传感器,AD,单片机和PC,DSP, FPGA/CPLD,软件,网络与通信 四、《智能仪器设计基础》课程框架

7-1可编程逻辑器件PLD概述 7-2可编程逻辑器件PLD的基本单元 7-3可编程只读存储PROM和可编程逻辑阵列PLA 7-4可编程逻辑器件PAL和通用逻辑阵列GAL 7-5高密度可编程逻辑器件 HDPLD原理及应用 7-6现场可编程门阵列FPGA 7-7随机存取存储器(SRAM)

通信与信息工程系 综合、设计性实验指导书 课程名称:可编程ASIC原理 实验项目名称:数字钟设计 一、实验目的与要求: (1)、使用VHDL语言或 Verilog语言设计数字钟。 (2)、正确选择实验箱的工作模式。 (3)、正确配置FPGA的引脚。 (4)、实验前预习数字钟原理

6.1 8位加法器的设计 6.2 8位乘法器的设计 6.3 序列检测器的设计 6.4 正负脉宽数控调制信号发生器的设计 6.5 数字频率计的设计 6.6 秒表的设计 6.7 MCS–51单片机与FPGA/CPLD总线接口逻辑设计 6.8 交通灯信号控制器的设计 6.9 语音信箱控制系统的设计 6.10 PID控制器的设计 6.11 空调系统有限状态自动机的设计 6.12 闹钟系统的设计