《FPGA设计实践》教学大纲 课程性质专业任选课 课程编号 xx417403课程名称 FPGA设计实践 适用专业 通信工程、电子信息科学与技术、电子信息工程 先修课程 模拟电子技术、数字电子技术 总学时 其中理论0学时，实验16学时学分数1 一、课程简介 在现代电子系统设计中，现场可编程ASIC器件(FPGA/CPLD)的使用越来越广泛， 利用可编程器件的EDA工具，电子系统工程设计师可快速方便地实现数字系统的集成， 这同时要求设计者必须掌握现代数字系统的设计技术，如VHDL、FPGA/CPLD、状态机设 计等。 本课程以FPGA/CPLD为基本可编程ASIC器件，以硬件描述语言Verilog为基本EDA 工具，阐述了进行现代数字系统设计的过程及关键技术，使学生基本具备了进行可编程 ASIC设计的技术和能力 鉴于对数字电子技术的需要，本课程适宜在第四学期开课。 二、课程教学目标 《FPGA设计实践》是电子信息工程、电子信息科学与技术专业的高年级专业选修 课程，是电子类专业的一门重要的实践课程，是理论与实践相结合的重要环节。 通过FPGA设计实践课程的学习，学生应实现如下目标： 培养学生的数字电路设计方法、掌握模块划分、工程设计思想与电路调试能力，为 以后从事各种电路设计、制作与调试工作打下坚实的基础。 三、课程教学基本要求 1.FPGA软件设计基础(I)QuartusII开发环境的应用技巧和仿真技术；(2) 基于Verilog的硬件描述语言语法及编程基础：(3)硬件描述语言程序设计常用技 巧及注意事项，培养模块化及可重用性编程思想；(4)掌握控制器有限状态机的设计 方法。 2.FPGA硬件设计基础(1)了解FPGA的硬件电路设计技术；(2)了解FPGA 的程序下载及配置技术。 四、课程教学模块（或教学内容）与学时分配
1 《FPGA 设计实践》教学大纲 课程性质 专业任选课 课程编号 xx417403 课程名称 FPGA 设计实践 适用专业 通信工程、电子信息科学与技术、电子信息工程 先修课程 模拟电子技术、数字电子技术 总学时 其中理论 0 学时，实验 16 学时 学分数 1 一、课程简介 在现代电子系统设计中，现场可编程 ASIC 器件（FPGA/CPLD）的使用越来越广泛。 利用可编程器件的 EDA 工具，电子系统工程设计师可快速方便地实现数字系统的集成， 这同时要求设计者必须掌握现代数字系统的设计技术，如 VHDL、FPGA/CPLD、状态机设 计等。 本课程以 FPGA/CPLD 为基本可编程 ASIC 器件，以硬件描述语言 Verilog 为基本 EDA 工具，阐述了进行现代数字系统设计的过程及关键技术，使学生基本具备了进行可编程 ASIC 设计的技术和能力 鉴于对数字电子技术的需要，本课程适宜在第四学期开课。 二、课程教学目标 《FPGA 设计实践》是电子信息工程、电子信息科学与技术专业的高年级专业选修 课程，是电子类专业的一门重要的实践课程，是理论与实践相结合的重要环节。 通过 FPGA 设计实践课程的学习，学生应实现如下目标： 培养学生的数字电路设计方法、掌握模块划分、工程设计思想与电路调试能力，为 以后从事各种电路设计、制作与调试工作打下坚实的基础。 三、课程教学基本要求 1. FPGA 软件设计基础 （1）QuartusII 开发环境的应用技巧和仿真技术； （2） 基于 Verilog 的硬件描述语言语法及编程基础； （3）硬件描述语言程序设计常用技 巧及注意事项，培养模块化及可重用性编程思想； （4）掌握控制器有限状态机的设计 方法。 2．FPGA 硬件设计基础 （1）了解 FPGA 的硬件电路设计技术； （2）了解 FPGA 的程序下载及配置技术。 四、课程教学模块（或教学内容）与学时分配
序 教学模块 知识点 学时 号 熟悉使用Quartus软件2 设计筒单系统的流程。 Quartus软件的使用 2 使用HDL(或Verilog 1位全加器VHDL(或Verilog DL)文本输入设计设计1位 HDL)文本输入设计。 全加器，并下载到实验箱检 验。 使用VHDL(或2 2选1多路选择器VHDL(或 Verilog HDL)文本输入设计2 Verilog HDL)文本输入设计 选1多路选择器，并下载到 实验箱检验。 七段数码显示译码器设计。 学习七段数码显示译码 器设计、多层次设计方法、总 线数据输入方式的仿真 2 数控分频器的设计 学习数控分频器的设计、 分析和测试方法。 基于DDS的数字移相信号发 用DDS方法设计三路相 生器设计 位差为120度角的正弦波信 号。 可控正弦信号发生器设计 在Quartus上完成正弦2 信号发生器设计，并下载到开 发板上进行测试
2 序 号 教学模块 知识点 学时 1 Quartus 软件的使用 熟悉使用 Quartus 软件 设计简单系统的流程。 2 2 1 位全加器 VHDL（或 Verilog HDL）文本输入设计。 使用 VHDL（或 Verilog HDL）文本输入设计设计 1 位 全加器， 并下载到实验箱检 验。 2 3 2 选 1 多路选择器 VHDL（或 Verilog HDL）文本输入设计 使 用 VHDL （ 或 Verilog HDL）文本输入设计 2 选 1 多路选择器， 并下载到 实验箱检验。 2 4 七段数码显示译码器设计。 学习七段数码显示译码 器设计、多层次设计方法、总 线数据输入方式 的仿真 2 5 数控分频器的设计 学习数控分频器的设计、 分析和测试方法。 2 6 基于 DDS 的数字移相信号发 生器设计 用 DDS 方法设计三路相 位差为 120 度角的正弦波信 号。 2 7 可控正弦信号发生器设计 在 Quartus 上完成正弦 信号发生器设计，并下载到开 发板 上进行测试。 2
利用Matlab/DSP Builder设 学习利用Matlab/DsP2 计基本电路模块 Builder设计基本电路模块 的方法 五、教学方法与策略 以教师课堂讲授为主，配合多媒体教学手段。开设习题讨论课。加强课外答疑、辅导。 六、学生学习成效考核方式 课程学习成效的考核方式可以多样化，建议按如下考核方式进行。 考核环节构成 占总成绩 评分依据 (均为100分制) 的比重 期中及平时成绩 实验题目完成情况 占20%： 考勒 笔试 占10%： 期末成绩 项目考评 占70% 七、选用教材 (一)教材侯伯亨主编，《现代数字系统设计》，西安电子科技大学出版社2004年。 夏宇闻主编，Verilog数字系统设计教程，北京航空航天大学出版社，2003 八、参考资料 主要参考书目： 1.黄正瑾编著：计算机结构与逻辑设计。高等教育出版社，2003 2.王金明.数字系统设计与Verilog HDL(第二版)电子工业出版社，2005 3.褚振勇，翁木云编著：FPGA设计及应用。西安电子科技大学出版社，2002 大钢起草人：李石林 大纲审核人：李铭华 大纲批准人：谢四连 日期：2017年5月25日
3 8 利用 Matlab/DSP Builder 设 计基本电路模块 学习利用 Matlab/DSP Builder 设计基本电路模块 的方法 2 五、教学方法与策略 以教师课堂讲授为主，配合多媒体教学手段。开设习题讨论课。加强课外答疑、辅导。 六、学生学习成效考核方式 课程学习成效的考核方式可以多样化，建议按如下考核方式进行。 七、选用教材 （一）教材 侯伯亨主编，《现代数字系统设计》，西安电子科技大学出版社 2004 年。 夏宇闻主编，Verilog 数字系统设计教程，北京航空航天大学出版社，2003 八、参考资料 主要参考书目： 1. 黄正瑾编著：计算机结构与逻辑设计。高等教育出版社，2003 2. 王金明.数字系统设计与 Verilog HDL(第二版) 电子工业出版社，2005 3. 褚振勇，翁木云编著：FPGA 设计及应用。西安电子科技大学出版社，2002 大纲起草人：李石林 大纲审核人：李铭华 大纲批准人：谢四连 日期：2017 年 5 月 25 日 考核环节构成 （均为 100 分制） 评分依据 占总成绩 的比重 期中及平时成绩 实验题目完成情况 占 20%； 考勤 笔试 占 10%； 期末成绩 项目考评 占 70%