第一节 VHDL概念 第二节 VHDL语言优缺点 第三节 VHDL建模方法

一、HDL主要类型 二、什么是Verilog 三、Verilog历史 四、Verilog与VHDL的比较 五、Verilog的主要能力

一、标识符 二、数据对象(对象的申明) 三、数据类型 四、操作符

1. 属性可描述的项目包括types, subtypes, procedures, functions, signals, variables, constants, entities, architectures, configurations, packages, components等 2. 一般格式：name’attribute_identifier

Very high speed integrated circuit Hardware Description Language (VHDL) – is an industry standard hardware description language – description the hardware in language instead of graphic

一、EDA（Electronic Design Automation） 二、ASIC（Application Specific Integrated Circuit） 三、FPGA（Field Programmable Gate-Array） 四、CPLD（Complex Programmable Logic Device） 五、SOC（System On a Chip）

Review VHDL程序组成部分及其功能

广东财经大学：湾区影视产业学院《交互设计原理与技术》课程教学大纲

一、VHDL的顺序语句 二、VHDL的其它语句 三、LOOP 四、NEXT

一、COMPONENT语句 二、COMPONENT_INSTANT语句