4．1．2 组合逻辑电路及输入波形（A.B）如图题 4.1.2 所示，试写出输出端的逻辑表达式 并画出输出波形

一、实验目的 1．学会组合逻辑电路的实验分析及其设计方法。 2．验证半加器、全加器的逻辑功能

一、实验目的 1.学会组合逻辑电路的实验分析及其设计方法。 2.验证半加器、全加器的逻辑功能

2.1组合逻辑电路的分析与设计方法 2.2加法器 2.3数值比较器 2.4编码器 2.5译码器 2.6数据选择器 2.7数据分配器 2.8只读存储器(ROM) 2.9可编程逻辑器件(PLD)

《数字电子技术》课程授课教案（讲义）第5章 时序逻辑电路

《数字电子技术》课程授课教案（讲义）第3章 组合逻辑电路

逻辑综合 逻辑综合将HD语言编写的行为模型转换 为电路结构模型(网表) 这种转换类似于C语言的编译器将C语言转 换为机器语言(二进制语言);

第一节 概述 第二节 逻辑代数中的常用运算 第三节 逻辑代数的基本公式和基本运算定律

《数字电子技术》课程教学资源（自测题）第六章 时序逻辑电路自测题和答案

《数字电子技术》课程教学资源（自测题）第四章 组合逻辑电路自测题和答案