第四章组合逻辑习题解答 4.1.2组合逻辑电路及输入波形(A.B)如图题4.1.2所示,试写出输出端的逻辑表达式 并画出输出波形 A B 解:由逻辑电路写出逻辑表达式 L=AB+AB=A⊙B 首先将输入波形分段,然后逐段画出输出波形。 当A.B信号相同时,输出为1,不同时,输出为0,得到输出波形。 L「L 如图所示 4.2.1试用2输入与非门设计一个3输入的组合逻辑电路。当输入的二进制码小于3时, 输出为0:输入大于等于3时,输出为1。 解:根据组合逻辑的设计过程,首先要确定输入输出变量,列出真值表。由卡诺图化简 得到最简与或式,然后根据要求对表达式进行变换,画出逻辑图 1)设入变量为A.B.C输出变量为L,根据题意列真值表 L 0000 0 000 110011 010101 11111 2)由卡诺图化简,经过变换得到逻辑表达式
第四章 组合逻辑 习题解答 4．1．2 组合逻辑电路及输入波形（A.B）如图题 4.1.2 所示，试写出输出端的逻辑表达式 并画出输出波形。 解：由逻辑电路写出逻辑表达式 L AB AB A B = + = 首先将输入波形分段，然后逐段画出输出波形。 当 A.B 信号相同时，输出为 1，不同时，输出为 0，得到输出波形。 如图所示 4．2．1 试用 2 输入与非门设计一个 3 输入的组合逻辑电路。当输入的二进制码小于 3 时， 输出为 0；输入大于等于 3 时，输出为 1。 解： 根据组合逻辑的设计过程，首先要确定输入输出变量，列出真值表。由卡诺图化简 得到最简与或式，然后根据要求对表达式进行变换，画出逻辑图 1） 设入变量为 A.B.C 输出变量为 L，根据题意列真值表 A B C L 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 1 2） 由卡诺图化简，经过变换得到逻辑表达式
L=A+BC= A* BC 3)用2输入与非门实现上述逻辑表达式 B 4.2.7某足球评委会由一位教练和三位球迷组成,对裁判员的判罚进行表决。当满足以 下条件时表示同意:有三人或三人以上同意,或者有两人同意,但其中一人是叫教练。试用 2输入与非门设计该表决电路。 解:1)设一位教练和三位球迷分别用A和B.C.D表示,并且这些输入变量为1时表示同 意,为0时表示不同意,输出L表示表决结果。L为1时表示同意判罚,为0时表示不同意。 由此列出真值表 输入 输出 A00000000 000011 001 01010 0000111 00110011001 010101 000101111111 2)由真值表画卡诺图
L A BC A BC = + = * 3） 用 2 输入与非门实现上述逻辑表达式 4．2．7 某足球评委会由一位教练和三位球迷组成，对裁判员的判罚进行表决。当满足以 下条件时表示同意；有三人或三人以上同意，或者有两人同意，但其中一人是叫教练。试用 2 输入与非门设计该表决电路。 解： 1）设一位教练和三位球迷分别用 A 和 B.C.D 表示，并且这些输入变量为 1 时表示同 意，为 0 时表示不同意，输出 L 表示表决结果。L 为 1 时表示同意判罚，为 0 时表示不同意。 由此列出真值表 输入 输出 A B C D L 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 1 1 0 0 1 0 0 0 0 1 0 1 0 0 1 1 0 0 0 1 1 1 1 1 0 0 0 0 1 0 0 1 1 1 0 1 0 1 1 0 1 1 1 1 1 0 0 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 1 2）由真值表画卡诺图
A D 由卡诺图化简得L=AB+AC+AD+BCD 由于规定只能用2输入与非门,将上式变换为两变量的与非一一与非运算式 L=AB*AC*AD* BCD= AB* AC AD*B*CD 3)根据L的逻辑表达式画出由2输入与非门组成的逻辑电路 4.3.3判断图所示电路在什么条件下产生竞争冒险,怎样修改电路能消除竞争冒险 8 解:根据电路图写出逻辑表达式并化简得L=A*B+BC 当A=0,C=1时,L=B+B有可能产生竞争冒险,为消除可能产生的竞争冒险 增加乘积项使AC,使L=A*B+BC+AC ,修改后的电路如图
由卡诺图化简得 L=AB+AC+AD+BCD 由于规定只能用 2 输入与非门，将上式变换为两变量的与非——与非运算式 L AB AC AD BCD AB AC AD B CD = = * * * * * * * 3）根据 L 的逻辑表达式画出由 2 输入与非门组成的逻辑电路 4．3．3 判断图所示电路在什么条件下产生竞争冒险，怎样修改电路能消除竞争冒险? 解： 根据电路图写出逻辑表达式并化简得 L A B BC = + * 当 A=0，C=1 时， L B B = + 有可能产生竞争冒险，为消除可能产生的竞争冒险， 增加乘积项使 AC ，使 L A B BC AC = + + * ，修改后的电路如图
4.4.4试用T4HC147设计键盘编码电路,十个按键分别对应十进制数0~9,编码器的输出 为8421BCD码。要求按键9的优先级别最高,并且有工作状态标志,以说明没有按键按下和 按键0按下两种情况。 解:真值表 ,S, S, s, S, 5. S, S,S, A B C D GS ";";" 11:11 11 电路图 1kx10 74HC147 446用译码器74HC138和适当的逻辑门实现函数F=.ABC+ABC+ABG+ABC 解:将函数式变换为最小项之和的形式 F= ABC+ABC+ABC+ABC= mo +ma +ms +m
4.4.4 试用 74HC147 设计键盘编码电路，十个按键分别对应十进制数 0～9，编码器的输出 为 8421BCD 码。要求按键 9 的优先级别最高，并且有工作状态标志，以说明没有按键按下和 按键 0 按下两种情况。 解：真值表 电路图 4.4.6 用译码器 74HC138 和适当的逻辑门实现函数 F=. 解：将函数式变换为最小项之和的形式 F= =
将输入变量A、B、C分别接入A2、A1、A端,并将使能端接有效电平。由于74HC138 是低电平有效输出,所以将最小项变换为反函数的形式 L=mo·ma·mm;=YoY4Y6Y7 在译码器的输出端加一个与非门,实现给定的组合函数。 5V E 74HC138 Y 4.4.14七段显示译码电路如图题4.4.14(a)所示,对应图题4.4,14(b)所示输人波 形,试确定显示器显示的字符序列 解:当LE=0时,图题4,4。14(a)所示译码器能正常工作。所显示的字符即为A2A2A1A 所表示的十进制数,显示的字符序列为0、1、6、9、4。当LE由0跳变1时,数字4被锁 存,所以持续显示4 BL74H4511 LE D, D, D, Do A, A2 A, do 44.19试用4选1数据选择器74HC153产生逻辑函数L(ABC)=∑m(1267 解:74HC153的功能表如教材中表解4.4.19所示。根据表达式列出真值表如下。 将变量A、B分别接入地址选择输入端S1、S,变量C接入输入端。从表中可以 看出输出L与变量C之间的关系,当AB=00时,L=C,因此数据端l接C;当AB=01 时,L=C,l1接C;当AB为10和11时,L分别为0和1,数据输入端l2和l3分 别接0和1。由此可得逻辑函数产生器,如图解4.4.19所示
将输入变量 A、B、C 分别接入 、 、 端，并将使能端接有效电平。由于 74HC138 是低电平有效输出，所以将最小项变换为反函数的形式 L = 在译码器的输出端加一个与非门，实现给定的组合函数。 4.4.14 七段显示译码电路如图题 4．4．14（a）所示，对应图题 4．4，14（b）所示输人波 形，试确定显示器显示的字符序列 解：当 LE=0 时，图题 4，4。14（a）所示译码器能正常工作。所显示的字符即为 A2A2A1A 所表示的十进制数，显示的字符序列为 0、1、6 、9、4。当 LE 由 0 跳变 1 时，数字 4 被锁 存，所以持续显示 4。 4.4.19 试用 4 选 1 数据选择器 74HC153 产生逻辑函数 L A B C m ( , , ) (1,2,6,7) = . 解：74HC153 的功能表如教材中表解 4.4.19 所示。根据表达式列出真值表如下。 将变量 A、B 分别接入地址选择输入端 1 S 、 0 S ，变量 C 接入输入端。从表中可以 看出输出 L 与变量 C 之间的关系，当 AB=00 时，L＝C，因此数据端 0 I 接 C；当 AB=01 时，L= __ C , 1 I 接 __ C ；当 AB 为 10 和 11 时，L 分别为 0 和 1，数据输入端 2 I 和 3 I 分 别接 0 和 1。由此可得逻辑函数产生器，如图解 4.4.19 所示
输入输出 B00 0 L=C A 01|01 L=C 100 00011 0 IO 图解4.4.19 44.21应用74HC151实现如下逻辑函数 Aif: 1. F=ABC +ABC+ABC=m4+m5+ml Dl=DA=D5=1,其他=0 Y=A⊙B⊙C=(AB+AB)⊙C=AB+ABC+(AB+AB)C (AB+A b)C+ABC+ ABC =.AB C+ABC+ABC +ABC =m1+m2+m4+m7 D6=0D1=D2=D4=D2=1 A-S B-S [=ABC+aBctaBc B-S L=(AOB)OC 74HC151 n74HC151 DDDDD
输入 输出 A B C L 0 0 0 0 L=C 0 0 1 1 0 1 0 1 __ L C= 0 1 1 0 1 0 0 0 0 1 0 1 0 1 1 0 1 1 1 1 1 1 4.4.21 应用 74HC151 实现如下逻辑函数。 解：1. F = ABC + ABC + ABC = m4 + m5+ m1 D1=D4=D5=1,其他=0 2
4,4.26试用数值比较器74HC85设计一个8421BCD码有效性测试电路,当输人 为8421BCD码时,输出为1,否则为0 解:测试电路如图题解4.4.26所示,当输人的08421BCD码小于1010时,FA B 4.4.31由4位数加法器74HC283构成的逻辑电路如图题4。4.31所示,M和 N为控制端,试分析该电路的功能。 解:分析图题4.4,31所示电路,根据MN的不同取值,确定加法器74HC283 的输入端B3B2BlB0的值。当MN=00时,加法器74HC283的输人端B3B2BIB0 000,则加法器的输出为S=I。当MN=01时,输入端B3B2B1BO=0010,加法器 的输出S=I+2。同理,可分析其他情况,如表题解4.4.31所示 表题解4.4.31 B, B2 B2 B, Bo 01 +3 010010 11010 该电路为可控制的加法电路。 lo I, I,I, Ao A: A2 A, Bo B, B2 B3 S。S1S2S3
4，4．26 试用数值比较器 74HC85 设计一个 8421BCD 码有效性测试电路，当输人 为 8421BCD 码时，输出为 1，否则为 0。 解：测试电路如图题解 4．4．26 所示，当输人的 08421BCD 码小于 1010 时，FA ＜B 输出为 1，否则 0 为 0。 1 4．4．31 由 4 位数加法器 74HC283 构成的逻辑电路如图题 4。4．31 所示，M 和 N 为控制端，试分析该电路的功能。 解：分析图题 4．4，31 所示电路，根据 MN 的不同取值，确定加法器 74HC283 的输入端 B3B2B1B0 的值。当 MN＝00 时，加法器 74HC283 的输人端 B3B2B1B0＝ 0000，则加法器的输出为 S＝I。当 MN＝01 时，输入端 B3B2B1B0＝0010，加法器 的输出 S＝I＋2。同理，可分析其他情况，如表题解 4．4．31 所示。 该电路为可控制的加法电路