课题一、数制和码制 课题二、逻辑代数的公式和定理 课题三、逻辑函数的化简方法 课题四、具有无关项的逻辑函数及其化简 课题五、TTL反相器 课题六、小规模组合电路的分析 课题七、小规模组合电路的设计 课题八、编码器原理与应用 课题九、译码器原理与应用 课题十、数据选择器原理与应用 课题十一、加法器和数值比较器 课题十二、锁存器与电平触发的触发器 课题十三、脉冲触发的触发器 课题十四、边沿触发的触发器 课题十五、同步时序电路的分析 课题十六、移位寄存器的原理与应用 课题十七、计数器的原理与应用 课题十八、任意进制计数器的构成方法 课题十九、同步时序电路的设计 课题二十、CPLD和FPGA的结构与应用

第一章 数字逻辑基础 第三章 组合逻辑电路 第四章 触发器 第五章 时序逻辑电路 第六章 数字系统 第七章 可编程逻辑器件 PLD Programmable Logic Device

清华大学：《逻辑设计与数字系统》课程教学资源（PPT课件）表 2.11 7485 型四位数字比较器功能表

门电路是用以实现逻辑关系的电 子电路，与我们所讲过的基本逻辑关 系相对应，门电路主要有：与门、或 门、与非门、或非门、异或门等。 在数字电路中，一般用高电平代 表1、低点平代表0，即所谓的正逻辑 系统

10.8 现场可编程门阵列 FPGA:Field Programmable Gate Array 10.9 在系统可编程器件 ISP-PLD:In System Programmability PLD

可编程逻辑器件的支持技术: 1.互联的建立与消除。 2.设立查找表。 3.晶体管开关的控制。 连接控制: 1.熔丝(fuse):可编程点为熔丝构成连接,可高电压烧断,断开连接

用ROM实现逻辑函数时，地址译码器的每个输出都为一条字 线，不能减少。输出函数为标准的与或表达式。 为减小芯片面积，简化译码器，使输出函数为最简的与或表达式，采用PLA。例1的PLA形式

通用阵列逻辑（General Array Logic） 工艺：E2CMOS 擦除方式：加电 基本结构：与或阵列（可编与、固定或） 输出电路结构：OLMC（可编程）

概述 组合逻辑电路（简称组合电路）任意时刻的输出信号仅 取决于该时刻的输入信号，与信号作用前电路原来的状 态无关 时序逻辑电路（简称时序电路）任意时刻的输出信号不 仅取决于该时刻的输入信号，而且还取决于电路原来的 状态，即与以前的输入信号有关

用SSI设计组合逻辑电路的实例1 设计一个监测信号灯工作状态的逻辑电路。每一组信号灯由红、黄、 绿三盏灯组成，共有三种正常工作状态：红、绿或黄加绿灯亮；