第5章通用时序电路模块及应用 5.4计数器 一、计数器是按预定状态序列变化以表征触发时钟脉冲输入个数的时序逻辑模块。 二、计数器主要由触发器构成,附加逻辑除使触发器按预定状态序列变化,还使计数器具有清0、使能、加载等功能。 三、在数据的寄存上寄存器与计数器相似。寄存器着重于数据的存储与操作,计数器强调数据序列变化,其在数字系统的操作控制方面有重要应用

学科基础课平台必修课 《高等数学 A1》 《高等数学 A2》 《大学物理 A1》 《大学物理 A2》 《大学物理实验》 《C++程序设计》 《C++程序设计实验》 《C++程序设计实训》 《线性代数》 《概率论与数理统计 B》 《离散数学Ⅰ》 《计算机组成原理 I》 《数据结构 I》 《数据结构 I 实验》 《计算机网络原理Ⅰ》 《操作系统 I》 《操作系统Ⅰ》 《电工电子技术 C》 《复变函数与积分变换》 学科基础课平台选修课 《数字逻辑》 《Java 程序设计》 《Java 程序设计实验》 《管理信息系统》 《管理信息系统实训》 《数据库原理 A》 《编译原理》 《物联网工程导论》 《软件工程概论 A》 《汇编语言与接口技术》 《汇编语言与接口技术》考查大纲 《汇编语言与接口技术》实践 《算法分析与设计》 《数字通信原理》 专业课平台必修课 《网络信息安全》 《传感器技术及应用》 《短距离无线通信技术》 《RFID 技术》 《无线传感器网络》 《嵌入式系统设计》 《嵌入式 linux 应用程序开发》 《云计算技术》 《Linux 网络操作系统》 《模式识别与人工智能》

一、逻辑代数基础 二、组合逻辑电路 三、常用集成时序逻辑器件及应用 四、脉冲波形的产生与变换 五、存储器和可编程逻辑器件 六、集成逻辑门 七、触发器 八、时序逻辑电路 九、用VHDL进行数字系统设计

8. 1 概述 8.2 现场可编程逻辑阵列（FPLA） 8. 3 可编程阵列逻辑（PAL） 8. 4 通用阵列逻辑（GAL） 8. 5 可擦除的可编成逻辑器件（EPLD） 8. 6 复杂的可编程逻辑器件（CPLD） 8. 7 现场可编程门阵列（FPGA） 8. 8 在系统可编程通用数字开关（ispGDS） 8.9 PLD的编程

一、 英国人布尔创立 二、 代表着一种因果关系，无所谓大小 三、 0和1的基本逻辑，二进制

清华大学：《逻辑设计与数字系统》课程教学资源（PPT课件）第二章 组合逻辑电路（2-2）多路选择器（数据选择器）

5.2.1随机存取存储器 5.2.2只读存储器

图2.4用两片74LS148组成的16线－4线编码器

逻辑函数及其表示方法 定义：用有限个与或非逻辑运算符号按某种逻辑关系将逻 辑变量A，B，C，…连接起来，所得到的表达式Y＝F（A， B，C,...）称为逻辑函数

一、 门电路、触发器等称为逻辑器件； 二、由逻辑器件构成，能执行某单一功能的电路，如计数器、译码器、加法器等，称为逻辑功能部件； 三、由逻辑功能部件组成的能实现复杂功能的数字电路称数字系统