第6章组合逻辑电路 一、概述 二、组合逻辑电路的分析和设计方法 三、编码器 四、译码器 五、数据选择器与数据分配器 六、加法器和数值比较器 七、组合逻辑电路中的竞争冒险 八、本章小结

第2章逻辑代数基础 一、概述 二、逻辑函数及其表示方法 三、逻辑代数的基本定律和规则 四、逻辑函数的代数化简法 五、逻辑函数的卡诺图化简法 六、本章小结

设计准则 1、分割准则: 分割后最底层的模块应适合用逻辑语言进行表达。相似的功能应尽量设计成共享模块,以减少重复设计,提高设计效率。接口信号线最少:以交互信号线最少的地方为边界划分模块。结构匀称。通用性好,易于移植

一、ABEL语言逻辑方程设计法 逻辑方程是ABEL源文件描述逻辑设计 的一种方法。它既可进行组合逻辑设计, 也可进行时序逻辑设计,但有时不如真值 表和状态图逻辑设计简单、易懂 但任何一种逻辑描述方式,经EDA软件 编译后,都会变成逻辑方程的形式

ABEL一HDL硬件描述语言 ABEL语音是 DATA美国 IO公司开发的一种逻辑设计 软件,它是最早流行的硬件描述语言,简单易学,有多种 EDA开发软件支持。它能支持多种型号的PLD器件(主要 是 Lattice公司的芯片)

一、ABEL语言常用语句 1、 Module(模块语句) 格式: MODULE模块名 模块名由用户自定义 例:MODU《4comp

一、逻辑门电路设计 例1:用数据流描述方式设计一个4输入“与或非”逻辑门

1、可多次编程、改写、擦除 2、采用CMOS EPROM、 EEPROM、 FLASH和SRAM等编程技术 3、1/0端数和内部触发器多达数百个,集成度远高于PAL和GAL

VHDL顺序语句 顺序语句只能出现在进程(Process)、函数 (Function)和过程(Procedure)中; 顺序语句像高级计算机语言一样,按其出现的 先后顺序依次执行;

它是20世纪80年代初,由美国国防部为其超 高速集成电路 VHS计划提出的硬件描述语言, 它支持硬件的设计、综合、验证和测试。 IEEE于1987年公布了VHDL的标准版本(IEEE STD1076/1987),1993年重新公布了新的标准 (IEEE STD1076-1993)